基于FPGA的計(jì)算機(jī)組成與結(jié)構(gòu)實(shí)驗(yàn)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、《計(jì)算機(jī)組成原理》是一門實(shí)踐性較強(qiáng)的課程,通過實(shí)驗(yàn)?zāi)苡兄趯W(xué)生較好地掌握理論課所講述的知識(shí)點(diǎn),掌握計(jì)算機(jī)系統(tǒng)的基本設(shè)計(jì)方法。傳統(tǒng)的實(shí)驗(yàn)方法采用實(shí)驗(yàn)臺(tái)進(jìn)行,實(shí)驗(yàn)項(xiàng)目固定設(shè)計(jì),只能按單一的結(jié)構(gòu)模式完成,局限性大。即使是整機(jī)設(shè)計(jì)項(xiàng)目,學(xué)生通過設(shè)計(jì)可將實(shí)驗(yàn)平臺(tái)上已有的各功能模塊如ALU、MEM、REG等利用導(dǎo)線連接起來(lái)而構(gòu)成整機(jī)系統(tǒng),并完成實(shí)驗(yàn),使學(xué)生有了一定的發(fā)揮空間,但學(xué)生仍然缺乏主動(dòng)性,不利于學(xué)生自主學(xué)習(xí)。
　　 本論文采用FPG

2、A芯片和Quartus II仿真軟件作為實(shí)驗(yàn)平臺(tái),很大程度上提高了實(shí)驗(yàn)的靈活性。實(shí)驗(yàn)由VHDL語(yǔ)言描述不同的硬件邏輯,并加載到FPGA芯片進(jìn)行實(shí)驗(yàn)。由于FPGA芯片具有重復(fù)編程能力,使得系統(tǒng)內(nèi)硬件的功能可以像軟件一樣被編程,這種稱為“軟”硬件的全新系統(tǒng)設(shè)計(jì)概念,使實(shí)驗(yàn)系統(tǒng)具有極強(qiáng)的靈活性和適應(yīng)性。它使學(xué)生根據(jù)自己思路設(shè)計(jì)出不同的實(shí)驗(yàn)變?yōu)榭赡堋?br>　　 本文重點(diǎn)基于FPGA芯片和Quartus II仿真軟件設(shè)計(jì)了一些典型的計(jì)算機(jī)組成

3、原理的相關(guān)實(shí)驗(yàn),通過實(shí)驗(yàn)使學(xué)生逐步掌握計(jì)算機(jī)組成原理的知識(shí)點(diǎn)。本文實(shí)驗(yàn)設(shè)計(jì)的基本思想是由簡(jiǎn)單到復(fù)雜、由部分到總體,逐步引入,達(dá)到對(duì)知識(shí)點(diǎn)的深入理解。實(shí)驗(yàn)主要分為三部分,第一部分是CPU主要功能模塊的設(shè)計(jì)與實(shí)現(xiàn)。第二部分是實(shí)現(xiàn)基本功能CPU實(shí)驗(yàn)的設(shè)計(jì)與實(shí)現(xiàn),在第一部分實(shí)驗(yàn)的基礎(chǔ)上,將所設(shè)計(jì)的各功能模塊有機(jī)的組合在一起,通過統(tǒng)一的時(shí)序控制使得各個(gè)功能模塊能夠協(xié)調(diào)工作,最終形成一個(gè)基本功能的CPU。第三部分是CPU的流水線實(shí)驗(yàn),流水線是提高C