基于高κ柵介質(zhì)的高性能Ⅲ-Ⅴ族晶體管研究.pdf

1、Ⅲ-Ⅴ族化合物半導(dǎo)體正在引發(fā)一場(chǎng)新的電子信息技術(shù)革命，無論是低功耗邏輯器件、高頻率射頻應(yīng)用、高亮度半導(dǎo)體照明還是電力電子換流電路，都對(duì)III-V族晶體管具有巨大的需求。Ⅲ-Ⅴ族半導(dǎo)體材料不存在如硅一樣的高質(zhì)量本征氧化物，表面鈍化后存在高密度的缺陷態(tài)，導(dǎo)致器件性能無法達(dá)到預(yù)期。因此，需要通過優(yōu)化鈍化層來實(shí)現(xiàn)高性能的III-V族電子器件。
　　為了實(shí)現(xiàn)Ⅲ-Ⅴ族化合物在不同領(lǐng)域中的應(yīng)用，本論文基于原子層沉積高κ柵介質(zhì)，實(shí)現(xiàn)高質(zhì)量的Ⅲ-Ⅴ

2、族晶體管。通過常溫和低溫輸運(yùn)特性研究，深入剖析高κ柵介質(zhì)對(duì)Ⅲ-Ⅴ族化合物晶體管性能的影響，并著重研究高κ柵介質(zhì)與Ⅲ-Ⅴ族化合物半導(dǎo)體間的界面缺陷，及其與溝道載流子輸運(yùn)之間的關(guān)聯(lián)。
　　砷化鎵作為最早開始進(jìn)行研究并在微波領(lǐng)域?qū)崿F(xiàn)應(yīng)用的Ⅲ-Ⅴ族化合物半導(dǎo)體之一，其表面鈍化問題一直備受關(guān)注。為了降低砷化鎵表面缺陷，本論文著重研究利用原子層沉積在砷化鎵表面外延生長(zhǎng)氧化鑭，并探究其在金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的作用。首次在低溫下對(duì)氧化鑭/

3、砷化鎵界面特性及晶體管輸運(yùn)特性進(jìn)行研究，闡釋了界面缺陷的降低將會(huì)提升晶體管載流子遷移率。之后針對(duì)氧化鑭/砷化鎵晶體管，建立了電導(dǎo)法模型，利用該模型從實(shí)驗(yàn)上提取了表面缺陷態(tài)密度的能級(jí)分布以及半導(dǎo)體內(nèi)表面費(fèi)米能級(jí)移動(dòng)的位置和效率。最后，提出了傳輸線模型以完善長(zhǎng)溝道晶體管內(nèi)缺陷模型，并進(jìn)一步驗(yàn)證了電導(dǎo)法模型的實(shí)驗(yàn)結(jié)果。
　　通過高κ柵介質(zhì)在砷化鎵上實(shí)現(xiàn)低界面缺陷的有效鈍化后，本文進(jìn)一步研究Ⅲ-Ⅴ半導(dǎo)體中已經(jīng)在變換器中實(shí)現(xiàn)大量應(yīng)用的鋁鎵氮

4、/氮化鎵異質(zhì)結(jié)，并利用原子層沉積不同高κ柵介質(zhì)對(duì)其表面實(shí)現(xiàn)有效鈍化。Ⅲ-Ⅴ化合物半導(dǎo)體中氮化鎵具有3.4eV的寬禁帶，并且與鋁鎵氮形成的異質(zhì)結(jié)具有極高遷移率，因此，鋁鎵氮/氮化鎵異質(zhì)結(jié)能成為未來高效高功率電子器件的核心半導(dǎo)體材料。針對(duì)鋁鎵氮/氮化鎵異質(zhì)結(jié)高電子遷移率晶體管在功率電子中的應(yīng)用，本文對(duì)比研究不同高κ柵介質(zhì)對(duì)晶體管轉(zhuǎn)移、輸出、擊穿、電流坍塌以及噪聲特性的影響，并解釋界面缺陷在其中的作用。本論文首次提出了鉿硅氧作為柵介質(zhì)的鋁鎵氮

5、/氮化鎵金屬氧化物半導(dǎo)體高電子遷移率晶體管，實(shí)現(xiàn)了高性能功率開關(guān)器件。同時(shí)利用鉿鑭氧作為柵介質(zhì)鈍化鋁鎵氮/氮化鎵異質(zhì)結(jié)，相比于沒有鈍化的高電子遷移率晶體管，導(dǎo)通電阻降低了一半。
　　由于鋁鎵氮/氮化鎵異質(zhì)結(jié)中二維電子氣常開，為了實(shí)現(xiàn)在電力電子領(lǐng)域中可靠運(yùn)行，必須提高器件閾值電壓，實(shí)現(xiàn)常閉型器件。然而，傳統(tǒng)的通過柵極下方刻蝕凹槽實(shí)現(xiàn)常閉運(yùn)行的方法會(huì)引入大量刻蝕缺陷，降低器件性能。本文中，通過在凹槽柵刻蝕后沉積高κ鉿硅氧，降低了刻蝕表

6、面缺陷，提升了閾值電壓。同時(shí)通過優(yōu)化刻蝕時(shí)間，實(shí)現(xiàn)閾值電壓、導(dǎo)通電阻以及擊穿電場(chǎng)的權(quán)衡。由于凹槽刻蝕深度難以控制，本論文又針對(duì)p型柵極注入型鋁鎵氮/氮化鎵異質(zhì)結(jié)高電子遷移率晶體管，提出了選擇性刻蝕出p型柵的工藝方法。本論文提出的兩種方法均能最終實(shí)現(xiàn)具有正閾值電壓的增強(qiáng)型器件。
　　在高密度集成電路快速發(fā)展的驅(qū)使下，Ⅲ-Ⅴ族晶體管的尺寸逐漸縮短，短溝道效應(yīng)不斷加劇，利用環(huán)柵型納米線晶體管制備的短溝道器件能夠提升柵極控制能力，抑制短溝

7、道效應(yīng)。針對(duì)Ⅲ-Ⅴ族銦鎵砷所制備的環(huán)柵納米線的結(jié)構(gòu)特點(diǎn)，本文利用原子層沉積高κ氧化鋁，對(duì)銦鎵砷納米線進(jìn)行全角度的介質(zhì)鈍化。針對(duì)短溝道器件1.7nm等效氧化層厚度的柵介質(zhì)氧化鋁，對(duì)比分析不同漏電模型，提出了柵極漏電符合歐姆規(guī)律。此外，通過低溫輸運(yùn)表征揭示了低溫下界面缺陷密度與器件開關(guān)特性的關(guān)聯(lián)，提出了關(guān)態(tài)漏電的來源。最后，討論了短溝道器件的彈道輸運(yùn)的特點(diǎn)以及短溝道效應(yīng)。
　　銦鎵砷環(huán)柵型納米線晶體管除了能在高速邏輯器件中實(shí)現(xiàn)應(yīng)用，充

8、分利用超短溝道納米線結(jié)構(gòu)特點(diǎn)也能實(shí)現(xiàn)新型磁阻器件，并與傳統(tǒng)CMOS工藝相兼容。當(dāng)在納米線水平方向施加足夠大電場(chǎng)時(shí)，溝道中的熱載流子將電離中性粒子，并產(chǎn)生碰撞電離。通過在垂直方向施加磁場(chǎng)能夠抑制碰撞電離的概率，并產(chǎn)生磁阻效應(yīng)。本文首次提出利用納米線的碰撞電離，實(shí)現(xiàn)了超高靈敏度、對(duì)稱性以及可重復(fù)的磁阻器件。針對(duì)其三端晶體管器件特性，研究水平電場(chǎng)和垂直電壓對(duì)磁阻大小調(diào)控的機(jī)理。并針對(duì)耗盡區(qū)和反型區(qū)，提出了不同的碰撞電離產(chǎn)生的原理。此外，本論文