基于FPGA的水聲基陣信號采集與傳輸技術(shù).pdf

1、本設(shè)計是基于FPGA的水聲基陣信號采集與傳輸系統(tǒng)，系統(tǒng)的主要功能是實現(xiàn)信號的同步采集，數(shù)據(jù)的傳輸和處理。本設(shè)計主要包括硬件電路設(shè)計和系統(tǒng)軟件設(shè)計兩大部分。
　　1、信號調(diào)理電路設(shè)計主要包括前置放大電路設(shè)計、濾波電路設(shè)計和差分電路設(shè)計三部分。其中，前置放大電路對信號進行放大以滿足系統(tǒng)的增益指標(biāo)要求，同時能夠提高小信號的信號檢測能力。濾波電路部分由高通濾波電路和低通濾波電路兩部分組成。
　　2、數(shù)據(jù)采集電路設(shè)計部分包括 FPGA

2、模塊電路設(shè)計、電源模塊設(shè)計和網(wǎng)絡(luò)功能模塊設(shè)計。FPGA模塊電路設(shè)計包括數(shù)字隔離模塊電路設(shè)計和A/D轉(zhuǎn)換模塊電路設(shè)計。數(shù)字隔離模塊電路將數(shù)字板與模擬板進行隔離，這樣可以降低干擾。A/D轉(zhuǎn)換模塊電路部分對 ADS1274工作模式和數(shù)據(jù)輸出模式進行設(shè)計。網(wǎng)絡(luò)功能模塊電路設(shè)計主要包括DM9000A電路設(shè)計和NIOS II軟核硬件平臺構(gòu)建。網(wǎng)絡(luò)芯片DM9000A功耗比較低，滿足系統(tǒng)低功耗的要求。
　　3、系統(tǒng)軟件設(shè)計主要包括FPGA程序設(shè)計

3、、NIOS II軟核程序設(shè)計、基于UDP協(xié)議的數(shù)據(jù)傳輸程序設(shè)計三部分。FPGA程序設(shè)計包括數(shù)據(jù)采集程序設(shè)計和乒乓緩存程序設(shè)計。其中，數(shù)據(jù)采集程序?qū)崿F(xiàn)了ADS1274的四個通道同步采集數(shù)據(jù)的功能，乒乓緩存程序?qū)?shù)據(jù)包進行緩存。NIOS II軟核程序設(shè)計包括DM9000A的程序設(shè)計和基于UDP協(xié)議的數(shù)據(jù)傳輸程序設(shè)計。
　　4、最后對信號調(diào)理電路的性能進行了測試，同時對軟件部分?jǐn)?shù)據(jù)傳輸功能進行調(diào)試，達到了要求的指標(biāo)。
　　通過測試