TG FinFETs電學特性與器件仿真的研究.pdf

1、暨南大學碩士學位論文暨南大學碩士學位論文題名（中英對照）：TGFinFETs電學特性與器件仿真的研究電學特性與器件仿真的研究TheresearchofelectronicacteristicsdevicesimulationinTGFinFETs作者姓名：王慧指導教師姓名及學位、職稱：鄧婉玲副教授學科、專業(yè)名稱：電子與通信工程學位類型：專業(yè)學位論文提交日期：2016年月日論文答辯日期：2016年6月7日答辯委員會主席：姚若河（教授）華南

2、理工大學論文評閱人：學位授予單位和日期：暨南大學研究生碩士論文摘要近年來，電子技術的革新不斷推動著超大規(guī)模集成電路（VLSI）產業(yè)迅猛發(fā)展，但隨著等比例尺寸的不斷縮小，傳統(tǒng)的平面MOSFET器件的電學性能逐漸接近物理極限。由此引發(fā)的不僅僅是增加技術的難度，還導致了許多小尺寸器件中出現(xiàn)的非理想二次效應，尤其是不可控的短溝道效應（ShtChannelEffects，SCEs），如漏致勢壘降低（DrainInducedBarrierLower

3、ingDIBL）、亞閾值斜率（SubthresholdSlope，SS）退化和閾值電壓滾降，最終導致器件電學性能下降。針對以上存在的問題，為了改善器件性能使之符合半導體國際技術發(fā)展路線圖，抑制SCEs，改善SS的退化和DIBL效應，三柵鰭式場效應晶體管（TripleGateFinFieldEffectTransists，TGFinFETs）作為納米尺寸下的互補型金屬氧化物半導體（ComplementaryMetalOxideSemico

4、nduct，CMOS）結構上的一項創(chuàng)新，已成為有效解決SCEs問題的器件。本論文考慮了SCEs，針對未摻雜或輕摻雜的短溝道體硅TGFinFETs器件，首先從理論上分析器件幾何結構參數(shù)的變化對TGFinFETs器件基本電學特性中的源漏電流（dsI）、閾值電壓（thV），以及因SCEs而引起的閾值電壓滾降量（thV?）、SS和DIBL的影響。其中幾何結構參數(shù)主要包括柵氧化層厚度、溝道長度、鰭的寬度和鰭的高度?；谝陨系睦碚摲治?，再利用半導體

5、工藝模擬以及器件模擬工具(TechnologyComputerAidedDesign，TCAD)對該器件進行工藝和器件兩方面的仿真。首先進行TGFinFETs的工藝仿真，仿真得到器件的幾何結構圖；然后進行器件仿真，考慮了SCEs。仿真過程中，通過一、二和三維顯示工具隨時顯示仿真的結果。其中一維的轉移和輸出特性曲線，可以分析器件的基本電學特性；dsI、thV、thV?、SS、DIBL隨幾何結構參數(shù)變化的曲線，可作為日后設計器件幾何結構尺寸

6、的參考；二、三維的器件仿真結構圖，用來查看物理參數(shù)信息，進而分析其中的電場分布。為了進一步驗證數(shù)值仿真結果的準確性和有效性，本文通過與解析模型計算得到的解析解、實驗測量的數(shù)據(jù)進行對比性地擬合仿真，并進行誤差分析。仿真結果表現(xiàn)出較好的擬合效果，很好地驗證了仿真的準確性正確性。綜上所述，本文利用TCAD對TGFinFETs器件進行數(shù)值仿真，實現(xiàn)該器件的性能最優(yōu)化。數(shù)值仿真結果對于該器件的初學者具有較好的指導意義，對于集成電路設計工作者來說具