基于Xilinx FPGA的通用自動化測試方法研究.pdf

1、隨著半導(dǎo)體工藝水平的不斷進(jìn)步,現(xiàn)場可編程門陣列(Field Programmable Gate Array,FPGA)器件的集成度更高、性能更強(qiáng),其內(nèi)部結(jié)構(gòu)也越來越復(fù)雜,而同時對FPGA可靠性和穩(wěn)定性的要求反而隨其測試難度的增加而提高。不管是對用戶還是FPGA生產(chǎn)廠商來說,如何有效地進(jìn)行FPGA測試都將直接關(guān)系到產(chǎn)品的設(shè)計(jì)周期和研發(fā)成本。
　　本文正是針對現(xiàn)有的測試方法不能滿足 FPGA測試要求的現(xiàn)狀,開展面向Xilinx公司Vi

2、rtex系列所有型號FPGA互連資源的通用自動化測試方法。這種測試方法不僅保證對FPGA內(nèi)部資源的高覆蓋率,還能盡量減少總配置次數(shù),進(jìn)而減小測試成本。
　　論文在介紹FPGA基本結(jié)構(gòu)和現(xiàn)有測試方法的基礎(chǔ)上,結(jié)合圖論的相關(guān)理論和定理,將互連資源分層化,并基于此提出了Virtex系列互連資源的通用測試模型。該模型是FPGA底層資源連接關(guān)系的抽象表達(dá),適用于所有Virtex系列FPGA,避免了針對不同型號FPGA需要不同測試方法的弊端。

3、然后結(jié)合圖論中邊著色和匹配的概念,研究基于通用測試模型的互連資源配置算法,該算法可實(shí)現(xiàn)自動尋找可布通路徑和節(jié)點(diǎn)不相交路徑,進(jìn)而實(shí)現(xiàn)測試配置圖形的自動化生成,大大節(jié)約時間成本。文中基于該方法的Virtex和Virtex-II FPGA互連資源配置圖形證明了該方法的有效性和優(yōu)越性。
　　本文研究的Xilinx FPGA互連資源的通用自動化測試方法可有效地解決現(xiàn)有的FPGA互連資源測試方法故障覆蓋率不高、不適用于Virtex系列FPGA

4、的缺點(diǎn),同時避免不同型號FPGA的不同結(jié)構(gòu)對測試帶來的影響,真正實(shí)現(xiàn)對Xilinx公司現(xiàn)有所有Virtex和Spartan系列FPGA的通用化測試,同時該測試方法借助于計(jì)算機(jī)編程可以實(shí)現(xiàn)測試圖形的自動生成,相比于手工配置,大大減少測試圖形的生成時間,減小時間成本和測試成本。總之,該方法為學(xué)術(shù)界探討FPGA測試最小配置次數(shù)作出有益探索,且該方法已被應(yīng)用于某研究所的大規(guī)模FPGA測試中,體現(xiàn)本文研究的測試方法具有較高的理論研究和實(shí)際應(yīng)用價值