與應(yīng)用無(wú)關(guān)的FPGA互聯(lián)資源測(cè)試配置方法研究與自動(dòng)化實(shí)現(xiàn).pdf

1、隨著半導(dǎo)體先進(jìn)工藝的迅速發(fā)展，以及各種電子設(shè)計(jì)領(lǐng)域?qū)PGA芯片的巨大需求，將推動(dòng)FPGA行業(yè)不斷向前發(fā)展，F(xiàn)PGA的集成度會(huì)越來(lái)越高，內(nèi)部資源越來(lái)越復(fù)雜，功能越來(lái)越強(qiáng)大，這勢(shì)必會(huì)增加FPGA芯片的測(cè)試難度。對(duì)于FPGA生產(chǎn)廠商來(lái)說(shuō)，F(xiàn)PGA芯片的出廠可靠性測(cè)試是確保一顆芯片合格的重要保證，產(chǎn)品的質(zhì)量問(wèn)題決定著企業(yè)的信譽(yù)和競(jìng)爭(zhēng)力，所以能否為用戶(hù)提供合格的芯片對(duì)于FPGA芯片生產(chǎn)廠商來(lái)說(shuō)至關(guān)重要。
　　本研究通過(guò)分析現(xiàn)有FPGA測(cè)試

2、技術(shù)的優(yōu)勢(shì)和局限性，提出了一種高效通用的FPGA自動(dòng)化測(cè)試配置方法，自動(dòng)化配置方法能夠很好的解決現(xiàn)有FPGA測(cè)試技術(shù)的配置次數(shù)較多，操作復(fù)雜的問(wèn)題。提出的自動(dòng)化配置方法具有配置次數(shù)較少，覆蓋率高，適用于Virtex全系列FPGA芯片的測(cè)試配置，可擴(kuò)展性強(qiáng)等優(yōu)點(diǎn)。通過(guò)對(duì)Virtex全系列FPGA互聯(lián)資源的詳細(xì)分析，結(jié)合圖論的知識(shí)建立了通用的互聯(lián)資源測(cè)試模型，測(cè)試模型抽象的描述了 FPGA內(nèi)部互聯(lián)資源的連接關(guān)系，是我們提出測(cè)試配置算法的根本

3、依據(jù)。從測(cè)試配置的角度，深入研究了FPGA的三類(lèi)互聯(lián)資源，以及它們對(duì)自動(dòng)化配置方法的影響，為這三類(lèi)資源模塊的自動(dòng)化配置提供了實(shí)踐依據(jù)。基于通用的測(cè)試模型，利用圖論相關(guān)理論提出了尋找可布通路徑和節(jié)點(diǎn)不相交路徑的算法，兩個(gè)算法配合使用可以自動(dòng)生成所有的測(cè)試路徑配置，結(jié)合其他模塊資源的自動(dòng)化配置，實(shí)現(xiàn)FPGA測(cè)試配置圖形的自動(dòng)化生成。為了能很好的證明配置算法的可行性，用程序?qū)崿F(xiàn)配置算法后，借助實(shí)驗(yàn)室開(kāi)發(fā)的FPGA測(cè)試系統(tǒng)，在Virtex-5芯