基于概率計算的超高速全并行Turbo碼譯碼芯片ASIC實現(xiàn).pdf

1、Turbo碼作為信道編譯碼方案目前被廣泛應用于第三代、第四代以及后續(xù)的移動通信應用中，為提高Turbo碼譯碼的性能，可以考慮使用概率計算即使用隨機序列來表示數(shù)據(jù)進而設計Turbo碼譯碼算法和架構(gòu)。本文以基于概率計算進行設計的全并行Turbo碼譯碼架構(gòu)為基礎(chǔ)進行譯碼芯片的ASIC設計實現(xiàn)并流片。
　　本文使用Synopsys公司與Mentor公司的相關(guān)EDA工具，結(jié)合Turbo碼譯碼芯片的ASIC實現(xiàn)對芯片的前端綜合、后端物理設計和

2、芯片驗證相關(guān)技術(shù)進行了探索研究，并詳細闡述了Turbo碼譯碼芯片前端綜合與后端物理實現(xiàn)過程，同時對物理實現(xiàn)完成后的版圖進行了相關(guān)規(guī)則驗證與時序后仿真。邏輯綜合部分對工藝庫與設計約束作了重點分析和說明，并給出了譯碼芯片經(jīng)過HDL代碼優(yōu)化后的綜合方案和對綜合結(jié)果的分析；后端物理設計過程中，深入研究了譯碼芯片的布圖規(guī)劃、電源網(wǎng)絡規(guī)劃、時鐘樹設計和芯片布線，并簡要描述了譯碼芯片的布局、版圖生成以及ECO布線過程；芯片驗證部分分別討論了譯碼芯片的

3、前端形式驗證、后端形式驗證、靜態(tài)時序分析與芯片版圖完成后的Antenna/DRC/LVS規(guī)則檢查，最后對譯碼芯片進行了時序后仿真以確保芯片在功能和時序上的正確性。
　　在Turbo譯碼器的ASIC實現(xiàn)過程中，本文結(jié)合Synopsys的相關(guān)EDA工具對ASIC設計和實現(xiàn)涉及的相關(guān)重要知識點進行了總結(jié)和分析。此外，還建立了一套完整的基于SMIC130nm工藝的前端綜合與物理實現(xiàn)的設計流程和相應Tcl腳本，具體包括邏輯綜合、版圖實現(xiàn)、版

4、圖物理驗證、靜態(tài)時序分析、形式驗證和時序后仿真等。這套流程和腳本將為后期其他ASIC芯片設計項目的開發(fā)提供參考范例和思路，縮短項目開發(fā)時間。最終流片生產(chǎn)的譯碼芯片相關(guān)參數(shù)如下：
　　譯碼芯片基于概率計算，采用MAX-LOG-MAP算法，譯碼并行度為全并行，譯碼碼長可選，為40到384一共44種可選碼長，采用SMIC130nm1P8M1TM CMOS工藝，規(guī)模為百萬門級，芯片面積為23.8mm2，譯碼時鐘頻率默認工作在100MHz，