用于中國自主標(biāo)準(zhǔn)RFID標(biāo)簽芯片設(shè)計(jì)的平臺搭建與驗(yàn)證.pdf

1、RFID是Radio Frequency Identification的簡稱，是通過高頻或者超高頻射頻載波信號傳輸數(shù)據(jù)的一種短距離無線通信技術(shù)。隨著移動通信技術(shù)的飛速發(fā)展，IoE(Internet of Everything)等物聯(lián)網(wǎng)概念逐漸成為現(xiàn)實(shí)，RFID技術(shù)又成為了產(chǎn)學(xué)研關(guān)注的熱點(diǎn)。RFID是關(guān)系到國家信息安全的技術(shù)和應(yīng)用，國家早在2006年就出臺了相關(guān)政策，然后在2009年由相關(guān)單位起草并制定了中國自主標(biāo)準(zhǔn)協(xié)議，該協(xié)議不斷被修訂

2、和完善，基于該協(xié)議的標(biāo)簽芯片、閱讀器和系統(tǒng)應(yīng)用不斷被設(shè)計(jì)開發(fā)出來。但是受限于設(shè)計(jì)和制造水平，標(biāo)簽芯片大都是功耗過高、通信距離過短，無法實(shí)現(xiàn)大規(guī)模的商用，也無法與國外同類產(chǎn)品在市場中競爭。
　　近兩年來，在國家的大力支持和引導(dǎo)下，集成電路產(chǎn)業(yè)進(jìn)入了高速發(fā)展的階段。集成電路產(chǎn)業(yè)人才數(shù)量的不足、人才質(zhì)量偏低、高校與產(chǎn)業(yè)嚴(yán)重脫軌等的問題日益突出，這也是我國集成電路產(chǎn)業(yè)要強(qiáng)力起飛最大的束縛之一。高校的實(shí)驗(yàn)室環(huán)境是這些人才進(jìn)入產(chǎn)業(yè)前最后的訓(xùn)練

3、場，實(shí)驗(yàn)室項(xiàng)目是培養(yǎng)能力和積累經(jīng)驗(yàn)最好的途徑。而本文的作者發(fā)現(xiàn)，很多集成電路設(shè)計(jì)方向的實(shí)驗(yàn)室的設(shè)計(jì)平臺效率低下，采用的設(shè)計(jì)方法落后，服務(wù)器硬件資源被嚴(yán)重浪費(fèi)，無法利用EDA(Electronic Design Automation)工具的先進(jìn)性和高性能，這就大大的增加了完成項(xiàng)目所用的時間，也就減少了學(xué)習(xí)其他更先進(jìn)的更接近產(chǎn)業(yè)的IC(Integrated Circuit)設(shè)計(jì)方法的時間。本文作者所在的實(shí)驗(yàn)室也存在類似的問題，由于沒有規(guī)范的

4、設(shè)計(jì)平臺與流程，設(shè)計(jì)與驗(yàn)證的效率比較低下。
　　本文在Linux操作系統(tǒng)上，基于Linux Shell語言和Tcl/Tk語言，結(jié)合對主流的Synopsys的IC設(shè)計(jì)、實(shí)現(xiàn)、驗(yàn)證EDA工具的深入學(xué)習(xí)和理解，分析了搭建高效的IC設(shè)計(jì)平臺所需要的關(guān)鍵技術(shù)，設(shè)計(jì)了該平臺所需的所有腳本程序。本文搭建的平臺包括代碼版本控制系統(tǒng)、仿真驗(yàn)證腳本生成程序和邏輯綜合腳本生成程序三部分。平臺中的代碼版本控制系統(tǒng)，能幫助IC設(shè)計(jì)者高效管理代碼的版本，分為

5、Linux Shell語言設(shè)計(jì)的代碼檢入子系統(tǒng)和Tcl/Tk設(shè)計(jì)的代碼檢出GUI(Graphical User Interface)子系統(tǒng)。平臺中的仿真驗(yàn)證腳本生成程序由Tcl/Tk設(shè)計(jì)，能幫助IC設(shè)計(jì)者經(jīng)過簡單的選項(xiàng)設(shè)置，就能生成仿真驗(yàn)證工具VCS-MX所需的Makefile腳本。平臺中的邏輯綜合腳本生成程序由Tcl/Tk設(shè)計(jì)，能幫助IC設(shè)計(jì)者快速地生成符合自己設(shè)計(jì)要求的綜合腳本。
　　在本文設(shè)計(jì)的IC設(shè)計(jì)平臺上，基于中國自主標(biāo)

6、準(zhǔn)RFID協(xié)議，結(jié)合對芯片設(shè)計(jì)實(shí)現(xiàn)的理解，分析了設(shè)計(jì)標(biāo)簽芯片基帶電路所需要的包括低功耗設(shè)計(jì)方法在內(nèi)的關(guān)鍵技術(shù)，設(shè)計(jì)了基帶的Verilog代碼，完成了綜合前的功能驗(yàn)證、基于DesignCompiler的邏輯綜合、基于PrimeTime PX的功耗分析，最終在基于FPGA(Field Programmable Gate Array)的板級系統(tǒng)上實(shí)現(xiàn)了與閱讀器的聯(lián)合驗(yàn)證。本文設(shè)計(jì)的基帶電路在幾乎不增加面積的情況下，相比基于同樣協(xié)議的上一代設(shè)計(jì)