AVS幀間預(yù)測(cè)技術(shù)的FPGA實(shí)現(xiàn).pdf

1、AVS（Audio Video coding Standard）標(biāo)準(zhǔn)是具有我國(guó)自主知識(shí)產(chǎn)權(quán)的數(shù)字視音頻編碼標(biāo)準(zhǔn)。幀間預(yù)測(cè)技術(shù)有效地去除了視頻信息存在的時(shí)間冗余，減少了數(shù)據(jù)存儲(chǔ)量，從而使視頻數(shù)據(jù)高效壓縮，在AVS標(biāo)準(zhǔn)中占據(jù)著重要的位置。
　　本文首先闡述了AVS視頻編碼發(fā)展的背景及目前的發(fā)展現(xiàn)狀，詳細(xì)介紹了幀間預(yù)測(cè)技術(shù)的原理和算法。本文在傳統(tǒng)的全搜索算法基礎(chǔ)上，提出了一種改進(jìn)的搜索算法，即先隔點(diǎn)再逐點(diǎn)的搜索方式。本文針對(duì)16×16宏

2、塊在32×32搜索區(qū)域中采用先隔點(diǎn)后逐點(diǎn)的搜索方式找出最佳匹配塊。在保證搜索結(jié)果精確性的基礎(chǔ)上，該算法可使搜索點(diǎn)減少約50％，硬件資源減少50%。本文的搜索算法在傳統(tǒng)搜索算法處理周期數(shù)和精確性方面達(dá)到了良好的折中。
　　其次，本文詳細(xì)地設(shè)計(jì)了幀間預(yù)測(cè)的硬件結(jié)構(gòu)。該硬件結(jié)構(gòu)主要包括控制模塊、地址模塊、當(dāng)前塊和參考區(qū)域數(shù)據(jù)存儲(chǔ)器模塊、SAD結(jié)構(gòu)模塊、比較模塊等?？刂颇K控制著整個(gè)硬件結(jié)構(gòu)，地址模塊在控制模塊的作用下生成地址信號(hào)，該地址

3、信號(hào)作用于存儲(chǔ)器，存儲(chǔ)器在地址信號(hào)的作用下依次輸出當(dāng)前塊數(shù)據(jù)和參考?jí)K數(shù)據(jù)。然后將當(dāng)前塊和參考?jí)K兩組數(shù)據(jù)并行輸入到SAD結(jié)構(gòu)中進(jìn)行運(yùn)算操作，即求兩組對(duì)應(yīng)數(shù)據(jù)的絕對(duì)差值和（SAD）。SAD結(jié)構(gòu)由8個(gè)并行的PE單元構(gòu)成，運(yùn)算時(shí)采用并行輸入并行輸出方式，得到隔點(diǎn)搜索每行搜索塊的SAD值。然后將這些SAD值經(jīng)過(guò)比較模塊求出隔點(diǎn)搜索算法最小的SAD值。最后以該點(diǎn)為中心，在其周圍進(jìn)行逐點(diǎn)搜索，得到最小的SAD值。比較隔點(diǎn)搜索和逐點(diǎn)搜索的最小值SAD，

4、即可得到16×16宏塊在整個(gè)32×32搜索區(qū)域中的最佳匹配塊。
　　最后，本文使用Verilog語(yǔ)言對(duì)幀間預(yù)測(cè)硬件結(jié)構(gòu)的各個(gè)模塊進(jìn)行RTL級(jí)描述，然后使用Modelsim軟件進(jìn)行了功能仿真，使用Quartus II工具進(jìn)行了綜合，最終采用Altera FPGA開發(fā)板進(jìn)行了驗(yàn)證。驗(yàn)證結(jié)果與該理論值保持一致，證明了本文設(shè)計(jì)的正確性。本文綜合后的時(shí)鐘頻率能達(dá)到194.55MHz，吞吐率達(dá)到85.61M個(gè)像素點(diǎn)/秒，能保證視頻編碼數(shù)據(jù)的實(shí)