版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、近年來由于互聯(lián)網(wǎng)視頻應(yīng)用、大數(shù)據(jù)、云計算等推動數(shù)據(jù)流量的爆炸性增長對光傳輸網(wǎng)絡(luò)中骨干側(cè)不斷施壓,骨干網(wǎng)明顯后繼乏力。為應(yīng)對不斷增長的數(shù)據(jù)流量壓力,采用OTN交換技術(shù)的100Gbps網(wǎng)絡(luò)傳輸系統(tǒng)逐步商用。作為100Gbps系統(tǒng)的核心技術(shù),100Gbps數(shù)字信號處理器必須能夠有高速的數(shù)據(jù)業(yè)務(wù)處理能力(系統(tǒng)吞吐量128Gbit/s),因此100Gbps數(shù)字信號處理器芯片是決定100Gbps光網(wǎng)絡(luò)系統(tǒng)性能的最關(guān)鍵單元,其性能直接決定著100Gb
2、ps系統(tǒng)的承載能力。如何設(shè)計并實現(xiàn)100Gbps數(shù)字信號處理器芯片對于100Gbps傳輸系統(tǒng)顯得至關(guān)重要。
100Gbps數(shù)字信號處理器是主要是采用PDM-QPSK的調(diào)制方式將接收到的客戶側(cè)OTU4業(yè)務(wù)信息,進行FEC編碼、差分編碼、訓(xùn)練序列的插入和QPSK調(diào)制等處理后,發(fā)送到線路側(cè);在線路側(cè)收端,采用相干光解調(diào)接收技術(shù),將接收到的模擬電信號,通過高速ADC進行數(shù)模轉(zhuǎn)換,然后經(jīng)過數(shù)字相干解調(diào)處理及FEC譯碼等處理后,恢復(fù)出客戶
3、側(cè)信息。
本文主要研究了100Gbps數(shù)字信號處理器中幀同步系統(tǒng)的實現(xiàn)。重點對100Gbps DSP芯片中幀同步系統(tǒng)的功能結(jié)構(gòu)進行了深入的研究,幀同步系統(tǒng)完成幀頭差分譯碼、相關(guān)檢測找?guī)^、Lane調(diào)整對齊、大頻偏補償、去QPSK相位模糊、解自定義幀等,即利用發(fā)端插入的已知幀頭序列,進行相關(guān)運算找到自定義幀的幀頭,由于XI、XQ、YI、YQ四路幀頭不一樣,這樣可以區(qū)分出來四個Lane,根據(jù)幀頭的已知信息完成四路信號的對齊,根據(jù)相
4、關(guān)峰值可以判斷是否發(fā)生大頻偏,若出現(xiàn)大頻偏則送出+8G或者-8G給頻偏估計與補償,利用插入的已知訓(xùn)練序列完成去相位模糊,再將四路信息中插入的幀頭和訓(xùn)練序列刪除掉,完成幀同步系統(tǒng)的處理。然后根據(jù)各模塊的功能需求,采用自頂向下的方法用硬件描述語言完成幀同步系統(tǒng)中各模塊的設(shè)計,尤其是在幀頭搜索滑動窗口設(shè)計、數(shù)據(jù)流同步緩存處理設(shè)計和CSRZ糾正設(shè)計中做了創(chuàng)新,減少了硬件資源。最后針對本文的設(shè)計使用UVM驗證平臺對幀同步系統(tǒng)進行了功能驗證,并給出
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于FPGA的100Gbps光傳輸數(shù)字信號處理器驗證平臺設(shè)計.pdf
- 100Gbps光通信數(shù)字信號處理器預(yù)處理系統(tǒng)的設(shè)計與驗證.pdf
- 數(shù)字信號處理器MD16驗證研究.pdf
- 數(shù)字信號處理器存儲器系統(tǒng)設(shè)計.pdf
- 數(shù)字信號處理器的設(shè)計研究.pdf
- 數(shù)字信號處理器的流水結(jié)構(gòu)設(shè)計及驗證研究.pdf
- 高性能數(shù)字信號處理器的設(shè)計與實現(xiàn).pdf
- 基于數(shù)字信號處理器的信封機多軸同步控制系統(tǒng)設(shè)計.pdf
- 高速數(shù)字信號處理器及其應(yīng)用.pdf
- 數(shù)字信號處理器設(shè)計與RTL設(shè)計自動化.pdf
- 嵌入式數(shù)字信號處理器研究與設(shè)計.pdf
- 100Gbps以太網(wǎng)PCS子層模塊設(shè)計與驗證.pdf
- 16位數(shù)字信號處理器硬核設(shè)計.pdf
- 基于數(shù)字信號處理器的振動信號預(yù)處理研究與實現(xiàn).pdf
- 媒體數(shù)字信號處理器模擬器研究與實現(xiàn).pdf
- 系統(tǒng)芯片中媒體增強數(shù)字信號處理器核設(shè)計研究.pdf
- 媒體數(shù)字信號處理器IP核優(yōu)化設(shè)計研究.pdf
- 可重用數(shù)字信號處理器IP核的設(shè)計.pdf
- 虛擬函數(shù)信號發(fā)生器與數(shù)字信號處理器的研制.pdf
- 媒體數(shù)字信號處理器的結(jié)構(gòu)和應(yīng)用系統(tǒng)設(shè)計研究.pdf
評論
0/150
提交評論