應用于超寬帶系統(tǒng)的射頻發(fā)射前端的研究與設計.pdf

1、本文概述了超寬帶技術的發(fā)展及研究現(xiàn)狀，通過與其它短距離無線通信技術的對比，展現(xiàn)了超寬帶通信技術的優(yōu)勢所在。通過分析現(xiàn)有超寬帶發(fā)射機的基本結構、主要的性能指標以及設計過程中可能存在的問題，確定了本文發(fā)射前端芯片采用零中頻結構。它由三部分組成，低通濾波器(LPF)、上混頻器(Mixer)以及驅動放大器(DA)。其中低通濾波器采用簡單的三階RC濾波器來實現(xiàn)。設計的過程中，采用自項向下的設計方法，首先明確了整體芯片的性能指標，然后將指標分配到每

2、一個單元模塊。為了便于調試及驗證整體芯片的性能，驅動放大器進行了單獨流片。
　　上混頻器的主要任務是完成變頻功能，是發(fā)射鏈路中重要的模塊之一。根據(jù)指標的要求，確定上混頻器采用全差分方式的I/Q正交調制結構。它包括兩個雙平衡Gilbert結構混頻器，并使用帶中心抽頭的差分電感作做為負載。電感負載可以擴展混頻器的帶寬，提供較好的寬帶性能。電感值的確定需要考慮后級驅動放大器的輸入端電容及走線寄生電容的大小，并將其諧振頻率設置在所需要的工

3、作頻段上。
　　本文采用全差分的Cascode形式驅動放大器結構，為了與接收機較好的配合，功率增益設置為可調節(jié)模式。通過控制不同的偏置電流，可以產生16檔的功率增益。驅動放大器的線性度是設計的重點內容，尤其是輸出1dB壓縮點指標，在1.2V低電壓供電條件下，需要盡可能的減少晶體管的層數(shù)以獲得更大的輸出擺幅。由于本文所設計的芯片需要進行PCB板級鍵合測試，文章詳細討論了驅動放大器輸出端匹配的方法，通過ADS與Cadence將芯片與P

4、CB板進行聯(lián)合仿真優(yōu)化輸出匹配的性能。
　　本文所設計的超寬帶發(fā)射前端芯片采用TSMC0.13μm CMOS工藝。整個芯片版圖的面積為1.084×0.795mm2。整個芯片在PCB板上完成驗證測試。測試得到的輸出1dB壓縮點為-5.7dBm@6.8GHz，略低于指標要求，一個主要的原因是PCB板的輸出匹配部分還需要進一步的完善。輸出三截點(OIP3)為8.42dBm@6.71GHz，輸入三階截點為2.64dBm@6.71GHz。最