高速高級數CMOS-TDI圖像傳感器研究與設計.pdf

1、時間延遲積分（TDI）型圖像傳感器是一種以掃描方式工作的多行線陣圖像傳感器。TDI型圖像傳感器通過累加像素曝光信號等效延長曝光時間和提升信噪比，因此其特別適于高速低光照應用環(huán)境，在空間成像、醫(yī)學成像和工業(yè)監(jiān)測等領域具有極其重要的應用價值。近年來，CMOS-TDI型圖像傳感器因其所具有的低功耗、高集成度等優(yōu)勢，逐漸成為研究熱點。隨著 CMOS-TDI型圖像傳感器的發(fā)展，獲得高 TDI累加級數和高信號讀出速度成為制約其應用的兩大難題。本文立

2、足于模擬域累加型 CMOS-TDI圖像傳感器的系統(tǒng)架構和讀出電路設計，開展高速、高級數CMOS-TDI型圖像傳感器的研究與芯片實現。
　　本文分別對 CMOS-TDI圖像傳感器的曝光方式、信號累加方式和芯片架構進行了研究，提出了一種時間欠采樣行滾筒曝光方式，在保證信號采集同步性的同時，減少了信號讀出速率，結合像素分組曝光方案可以減少后續(xù)累加器所需的積分器個數。在分析了模擬域累加器結構原理及非理想效應的基礎上，設計了加入去耦合電容以

3、減少寄生效應的32行1024列模擬域累加型CMOS-TDI圖像傳感器，驗證了去耦合結構在減少模擬域累加器寄生效應方面的作用。結合時間欠采樣行滾筒分組曝光方式提出了一種兩步式累加結構，通過將像素曝光信號分組兩步累加的方式削減模擬累加器中寄生效應的影響，提高等效累加級數；設計了兩版64級兩步式模擬域累加器，通過結合兩步式累加結構與去耦合結構進一步提高等效累加級數，仿真結果表明相對于原累加器此結構可以將最高等效累加級數從200級提升至1000

4、級。在分析了CMOS-TDI型圖像傳感器中速度限制的基礎上，設計了流水采樣模擬域累加器，通過結合運放共享技術與流水采樣技術，使用單個運放實現兩級流水線型模擬域累加器，在不增加電路功耗與面積的情況下，將累加器的工作速率提升了一倍，在1MHz時鐘頻率和3.3V電源電壓下，可實現2M S/s采樣速度而功耗僅為0.29mW。
　　基于以上研究，本論文采用GSMC0.18μm CMOS工藝完成了32×1024模擬域累加型CMOS-TDI圖像