高速高級(jí)數(shù)CMOS-TDI圖像傳感器研究與設(shè)計(jì).pdf

1、時(shí)間延遲積分（TDI）型圖像傳感器是一種以掃描方式工作的多行線陣圖像傳感器。TDI型圖像傳感器通過(guò)累加像素曝光信號(hào)等效延長(zhǎng)曝光時(shí)間和提升信噪比，因此其特別適于高速低光照應(yīng)用環(huán)境，在空間成像、醫(yī)學(xué)成像和工業(yè)監(jiān)測(cè)等領(lǐng)域具有極其重要的應(yīng)用價(jià)值。近年來(lái)，CMOS-TDI型圖像傳感器因其所具有的低功耗、高集成度等優(yōu)勢(shì)，逐漸成為研究熱點(diǎn)。隨著 CMOS-TDI型圖像傳感器的發(fā)展，獲得高 TDI累加級(jí)數(shù)和高信號(hào)讀出速度成為制約其應(yīng)用的兩大難題。本文立

2、足于模擬域累加型 CMOS-TDI圖像傳感器的系統(tǒng)架構(gòu)和讀出電路設(shè)計(jì)，開(kāi)展高速、高級(jí)數(shù)CMOS-TDI型圖像傳感器的研究與芯片實(shí)現(xiàn)。
　　本文分別對(duì) CMOS-TDI圖像傳感器的曝光方式、信號(hào)累加方式和芯片架構(gòu)進(jìn)行了研究，提出了一種時(shí)間欠采樣行滾筒曝光方式，在保證信號(hào)采集同步性的同時(shí)，減少了信號(hào)讀出速率，結(jié)合像素分組曝光方案可以減少后續(xù)累加器所需的積分器個(gè)數(shù)。在分析了模擬域累加器結(jié)構(gòu)原理及非理想效應(yīng)的基礎(chǔ)上，設(shè)計(jì)了加入去耦合電容以

3、減少寄生效應(yīng)的32行1024列模擬域累加型CMOS-TDI圖像傳感器，驗(yàn)證了去耦合結(jié)構(gòu)在減少模擬域累加器寄生效應(yīng)方面的作用。結(jié)合時(shí)間欠采樣行滾筒分組曝光方式提出了一種兩步式累加結(jié)構(gòu)，通過(guò)將像素曝光信號(hào)分組兩步累加的方式削減模擬累加器中寄生效應(yīng)的影響，提高等效累加級(jí)數(shù)；設(shè)計(jì)了兩版64級(jí)兩步式模擬域累加器，通過(guò)結(jié)合兩步式累加結(jié)構(gòu)與去耦合結(jié)構(gòu)進(jìn)一步提高等效累加級(jí)數(shù)，仿真結(jié)果表明相對(duì)于原累加器此結(jié)構(gòu)可以將最高等效累加級(jí)數(shù)從200級(jí)提升至1000

4、級(jí)。在分析了CMOS-TDI型圖像傳感器中速度限制的基礎(chǔ)上，設(shè)計(jì)了流水采樣模擬域累加器，通過(guò)結(jié)合運(yùn)放共享技術(shù)與流水采樣技術(shù)，使用單個(gè)運(yùn)放實(shí)現(xiàn)兩級(jí)流水線型模擬域累加器，在不增加電路功耗與面積的情況下，將累加器的工作速率提升了一倍，在1MHz時(shí)鐘頻率和3.3V電源電壓下，可實(shí)現(xiàn)2M S/s采樣速度而功耗僅為0.29mW。
　　基于以上研究，本論文采用GSMC0.18μm CMOS工藝完成了32×1024模擬域累加型CMOS-TDI圖像