FPGA布局算法的研究與實(shí)現(xiàn).pdf

1、隨著電子科技的迅速發(fā)展，集成電路得到大規(guī)模應(yīng)用?，F(xiàn)場可編程門陣列（FPGA，F(xiàn)ield-Programmable Gate Array）作為可編程邏輯器件得到了廣泛的應(yīng)用，同時(shí)要求FPGA有一個(gè)較小的設(shè)計(jì)周期，才能跟上科技的進(jìn)步。FPGA的設(shè)計(jì)流程中一個(gè)重要的環(huán)節(jié)就是布局，F(xiàn)PGA布局位于工藝映射和布線之間，是一個(gè)承上啟下的過程，對(duì)最終的線長、CPU運(yùn)行時(shí)間、時(shí)序等布局結(jié)果都有著重要的影響。
　　本文主要對(duì)適用于FPGA的布局算法

2、進(jìn)行研究，在研究分析基礎(chǔ)上實(shí)現(xiàn)三種布局算法。FARPLACE布局算法采用二次線長加擾動(dòng)節(jié)點(diǎn)的力矢量法（FARPLACE）來完成布局，對(duì)芯片內(nèi)可移動(dòng)單元加擾動(dòng)節(jié)點(diǎn)，使可移動(dòng)單元受外力作用移動(dòng)到芯片內(nèi)新的位置，達(dá)到布局的效果，完成了對(duì)線長模型和密度模型進(jìn)行研究設(shè)計(jì)，當(dāng)用戶設(shè)計(jì)輸入比較復(fù)雜時(shí)候此算法布局的結(jié)果性能不是很好。因此，在FARPLACE算法基礎(chǔ)上完成基于FARPLACE多層次布局算法（MFARPLACE）研究與設(shè)計(jì)，多層次算法根據(jù)單

3、元之間的連接強(qiáng)度對(duì)單元進(jìn)行打包，把所有打包看成一個(gè)單元進(jìn)行布局，迭代FARPLACE布局流程就可以獲得更好的布局結(jié)果。上述兩種算法對(duì)線長和密度分步進(jìn)行優(yōu)化，由于線長和密度的相關(guān)性，導(dǎo)致不能同時(shí)獲得很好的布局效果，另外，上述兩種算法需要增加額外的節(jié)點(diǎn)會(huì)使得算法復(fù)雜度增大，而NTUPLACE布局算法把線長和密度通過加權(quán)來構(gòu)造代價(jià)函數(shù)，并利用共軛梯度算法來找到最優(yōu)解，避免了增加額外節(jié)點(diǎn)的復(fù)雜過程，通過同時(shí)優(yōu)化兩個(gè)目標(biāo)來獲得更好的布局結(jié)果。

4、r>　　布局算法的實(shí)現(xiàn)基于FPGA的建模，我們使用建模語言對(duì)所要使用的FPGA進(jìn)行建模，主要包括層次模型設(shè)計(jì)、結(jié)構(gòu)模型設(shè)計(jì)、實(shí)現(xiàn)模型設(shè)計(jì)和目標(biāo)模型設(shè)計(jì)；接著就是對(duì)布局算法的實(shí)現(xiàn)，在開源FPGA開發(fā)平臺(tái)Fab上利用C++編程語言分別實(shí)現(xiàn)三種布局算法，在實(shí)現(xiàn)的每一種算法的軟件上對(duì)線長、布局時(shí)間、布線時(shí)間和時(shí)序等進(jìn)行測(cè)試比較，得出NTUPLACE布局算法具有最好的布局特性這一結(jié)論，將此布局算法投入到FPGA支持軟件流程當(dāng)中供用戶使用。