面向雷達(dá)應(yīng)用的粗粒度可重構(gòu)處理器中配置通路子系統(tǒng)的設(shè)計(jì)與優(yōu)化.pdf

1、兼具高性能與靈活性的粗粒度可重構(gòu)處理器，特別適于實(shí)現(xiàn)數(shù)據(jù)量大且計(jì)算密集的雷達(dá)信號(hào)處理過(guò)程。然而，隨著雷達(dá)性能需求的不斷增長(zhǎng)，可重構(gòu)處理器的計(jì)算資源成倍增加，使得配置信息量隨之變大、配置傳輸時(shí)間急劇增長(zhǎng)，重構(gòu)效率低最終導(dǎo)致可重構(gòu)處理器無(wú)法展現(xiàn)其計(jì)算性能優(yōu)勢(shì)。因此，建立高效的配置管理機(jī)制對(duì)于可重構(gòu)處理器十分重要。
　　本文針對(duì)配置通路子系統(tǒng)中配置信息量大引起的配置傳輸時(shí)間長(zhǎng)的問(wèn)題，依次開(kāi)展了下述幾項(xiàng)工作以提高重構(gòu)效率:一、分析了雷達(dá)信

2、號(hào)處理過(guò)程，提取了其中的核心算法，并結(jié)合可重構(gòu)處理器的硬件結(jié)構(gòu)特點(diǎn)為核心算法選擇了合適的實(shí)現(xiàn)方案、進(jìn)行了運(yùn)算過(guò)程優(yōu)化:二、基于層次化配置存儲(chǔ)結(jié)構(gòu)，設(shè)計(jì)了RASP配置通路子系統(tǒng)的基本結(jié)構(gòu)，說(shuō)明了其工作方式，并評(píng)估了它的配置緩存訪問(wèn)性能及配置傳輸性能;三、分析了雷達(dá)核心算法的配置流特性，挖掘了算法多個(gè)并行任務(wù)的配置信息冗余規(guī)律以及算法子任務(wù)的配置信息冗余規(guī)律，并根據(jù)前者提出了配置信息的分級(jí)組織策略;四、基于雷達(dá)核心算法一個(gè)子任務(wù)的配置信息冗

3、余規(guī)律，設(shè)計(jì)了一種基于動(dòng)態(tài)模式匹配的配置壓縮方法，在配置壓縮時(shí)動(dòng)態(tài)提取算法數(shù)據(jù)流圖中重復(fù)出現(xiàn)的基本單元的配置信息，并在解壓縮時(shí)將其動(dòng)態(tài)匹配到陣列上以得到完整的初始配置信息，在有效控制動(dòng)態(tài)解壓縮時(shí)間的同時(shí)，大幅縮減了配置信息量。
　　實(shí)驗(yàn)結(jié)果表明，在SMIC40nm工藝下，主頻為500MHz時(shí)，針對(duì)雷達(dá)核心算法，本文的配置信息分級(jí)組織策略以及基于動(dòng)態(tài)模式匹配的壓縮方法，可將陣列配置信息量縮減到原來(lái)的40％以下且解壓縮時(shí)間僅需6 ns