并聯(lián)均流降壓型DC-DC轉(zhuǎn)換器的設(shè)計(jì).pdf

1、隨著電子技術(shù)的高速發(fā)展和國家對電子產(chǎn)業(yè)發(fā)展的需要，開關(guān)電源的需求量得到了巨大的增長，人們對電源管理類芯片的性能和功能也提出了更多和更高的要求。小型化、高效率、抗EMI、少的外圍器件、低壓大電流等成為了電源芯片設(shè)計(jì)中日益重要的研究課題。本論文是基于電源發(fā)展趨勢的需求并結(jié)合實(shí)驗(yàn)室現(xiàn)有科研成果，研究可多路并聯(lián)輸出的同步降壓型DC-DC轉(zhuǎn)換器芯片組的設(shè)計(jì)及實(shí)現(xiàn)。
　　本文詳細(xì)分析了Buck型DC-DC轉(zhuǎn)換器的基本工作原理，對其穩(wěn)態(tài)下各輸出

2、點(diǎn)的工作波形做了詳細(xì)的分析，對其傳輸關(guān)系做完整的推導(dǎo)，對芯片組并聯(lián)使用時最優(yōu)控制方案和減小紋波方法理論上做了簡要的闡述。在此基礎(chǔ)上設(shè)計(jì)了一款可實(shí)現(xiàn)多路并聯(lián)輸出的低紋波率同步降壓型轉(zhuǎn)換器。該轉(zhuǎn)換器采用PWM調(diào)制的峰值電流?？刂品绞?，提高了系統(tǒng)的瞬態(tài)反應(yīng)速度，且具有輸出電感較小、補(bǔ)償電路簡單、增益帶寬大、易于均流等優(yōu)點(diǎn)。此款芯片可以實(shí)現(xiàn)單通道的大電流輸出和兩款該芯片并聯(lián)的雙通道輸出，或者更多該同類型芯片并聯(lián)實(shí)現(xiàn)更大電流的輸出。設(shè)計(jì)中充分考慮

3、了多個DC-DC轉(zhuǎn)換器并聯(lián)時，如何實(shí)現(xiàn)芯片組之間電流的均分，以減輕熱損耗，改善系統(tǒng)的反應(yīng)速度，延長芯片組中各子模塊的壽命。芯片內(nèi)部集成了鎖相環(huán)電路和分頻電路，可以使芯片在多相模式下工作，以有效的減小在多個芯片并聯(lián)使用時所需的大容量電容，降低大電流工作下輸出和輸入電壓紋波的大小。而且內(nèi)部集成的鎖相環(huán)同步電路和采用的主從均流控制方式，能夠有效的實(shí)現(xiàn)輸出電流的均分。對于芯片工作在輕負(fù)載時，可以根據(jù)客戶在輸出電壓紋波大小和效率之間的需要，選擇兩

4、種不同的工作方式：強(qiáng)制脈沖寬度調(diào)制模式（FCCM）或脈沖跳變調(diào)制模式（PSM）。針對芯片寬輸入和寬輸出范圍，芯片設(shè)計(jì)了一種二次斜坡補(bǔ)償技術(shù)，相對于普通的一次線性斜坡補(bǔ)償，進(jìn)一步提高了芯片的整體的帶載能力以及消除了占空比大于50％時出現(xiàn)的亞諧波振蕩、開環(huán)不穩(wěn)定和對噪聲比較敏感等缺點(diǎn)。同時設(shè)計(jì)中采用了動態(tài)箝位電路，對誤差放大器的輸出端采用了動態(tài)電壓進(jìn)行限幅，相對于固定的箝位電壓，有效的避免了斜坡補(bǔ)償對芯片帶載能力的影響。此外，芯片內(nèi)部還集成

5、了欠壓保護(hù)、過壓保護(hù)、過流保護(hù)、外部軟啟動電路等多種功能。
　　論文對該款芯片選用BCD工藝的原因也做了說明，針對芯片外圍器件的選擇和影響芯片工作效率的因素，論文同樣做了比較詳細(xì)的分析。
　　本文研究的可實(shí)現(xiàn)多路并聯(lián)均流降壓型DC-DC轉(zhuǎn)換器芯片組是基于0.35um BCD工藝設(shè)計(jì)，在Cadence下完成了芯片子模塊電路和整體功能的仿真。單個芯片輸入電壓范圍4.5V～26.5V，單通道最大可以拉8A負(fù)載電流，雙通道并聯(lián)組成的