高頻RFID測試設(shè)備硬件部分設(shè)計與實現(xiàn).pdf

1、本文依托國家重大專項-多協(xié)議RFID綜合測試及分析技術(shù)研究，此專項應(yīng)用方案的主要研究目標(biāo)就是以高性能頻譜分析儀為核心測試與信號分析設(shè)備，探索研究告訴數(shù)據(jù)采集模式下軟件實現(xiàn)RFID協(xié)議分析的設(shè)計方法，通過在高性能微波頻譜分析儀上增加RFID協(xié)議分析及信號測量模塊及軟件，實現(xiàn)完整的RFID測試方案。本文承擔(dān)其15693協(xié)議部分，基于15693協(xié)議測試設(shè)備的硬件部分進(jìn)行設(shè)計及實現(xiàn)。硬件平臺包括XlinxSpartan3E系的XC3S1200e

2、FPGA主控芯片，AD輸入模塊，DA數(shù)據(jù)模塊，信號調(diào)理模塊，電源管理模塊及天線收發(fā)模塊。
　　FPGA主控芯片部分包含數(shù)據(jù)接受和數(shù)據(jù)發(fā)送兩個部分。發(fā)送部分由基帶產(chǎn)生模塊、脈沖成形、載波產(chǎn)生、調(diào)制器、發(fā)送濾波及DA控制模塊組成。接收部分由AD控制濾波、數(shù)字下變頻DDC、包絡(luò)生成濾波器、接收濾波器、ASK/FSK解調(diào)器和存儲器控制單元構(gòu)成。為協(xié)調(diào)數(shù)據(jù)接受部分和數(shù)據(jù)發(fā)送部分的并行行模塊，本文采用DCM進(jìn)行時鐘同步，降低CLOCKSKEW

3、及CLOCKJTTER。采用Microblaze實現(xiàn)協(xié)議數(shù)據(jù)幀構(gòu)建及解析，收發(fā)任務(wù)調(diào)度并完成與上位機(jī)程序通信。
　　通過功能仿真，時序邏輯符合要求。進(jìn)行靜態(tài)時序分析后，F(xiàn)PGA系統(tǒng)中發(fā)送部分和接收部分運(yùn)行在相應(yīng)時鐘頻率下具有足夠的時序余度。搭建系統(tǒng)完成后，采用硬件平臺進(jìn)行測試，利用xilinx內(nèi)置邏輯分析儀-Chipscope檢測各模塊相應(yīng)節(jié)點數(shù)據(jù)，然后與預(yù)期結(jié)果進(jìn)行匹配，發(fā)現(xiàn)基本吻合。配合示波器及符合15693的射頻卡進(jìn)行測試，