誤碼測試儀的硬件部分的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、當(dāng)今信息高速發(fā)展，特別是數(shù)字通信發(fā)展更為迅猛，故其傳輸?shù)目煽啃匀找嫱癸@。要了解系統(tǒng)的傳輸質(zhì)量就需要對通信系統(tǒng)的進(jìn)行誤碼測量，其中誤碼率就是反映數(shù)據(jù)傳輸設(shè)備和其信道工作質(zhì)量的一個重要指標(biāo)。在電信部門，測試2048kbps一次群線路的誤碼率是電信網(wǎng)維護(hù)的基本工作，其次，誤碼測試儀也是在工程驗(yàn)收、科研、教學(xué)實(shí)驗(yàn)等各方面必不可少的通信測量設(shè)備。
　　 論文從分析誤碼儀的原理入手，分別從硬件和軟件兩方面進(jìn)行了闡述，特別在硬件部分中，主要通

2、過信號部分實(shí)現(xiàn)了測試碼的生成、發(fā)送、同步以及誤碼檢測等功能，而且為了適用于各種通信設(shè)備的測試還設(shè)計(jì)了多種接口方式；而在微機(jī)控制部分，采用51系列單片機(jī)中的8031芯片作為主處理器，主處理器通過與信息部分的接口讀取檢測到的誤碼信號，進(jìn)行統(tǒng)計(jì)計(jì)數(shù)和計(jì)算處理，同時還完成了對按鍵和液晶顯示模塊的控制；此外，8031芯片還要控制HDPLD的實(shí)時配置下載。硬件部分的合理設(shè)計(jì)適當(dāng)提高硬件部分的整體性能。
　　 本課題系統(tǒng)設(shè)計(jì)采用HDPLD的設(shè)

3、計(jì)思想，將系統(tǒng)中測試碼的發(fā)送和接收用基于SRAM結(jié)構(gòu)的HDPLD完成，使其硬件調(diào)試“軟件”化，使系統(tǒng)具有了通用的硬件設(shè)計(jì)平臺，不僅提高了設(shè)計(jì)人員的工作效率，大大縮短研制周期，而且降低設(shè)計(jì)費(fèi)用和投資風(fēng)險(xiǎn)。在對于2048kbps一次群線路測量上，經(jīng)過大量計(jì)算總結(jié)推出了誤碼率計(jì)算的公式，并采用了新的插值算法，不僅提高了計(jì)算速度，而且也提高了計(jì)算精度。為了使誤碼儀的適用范圍更廣，系統(tǒng)還設(shè)計(jì)了多種測試接口，及多種傳輸速率，可以直接對各種通信設(shè)備及