基于FPGA的智能誤碼測(cè)試儀.pdf

1、誤碼率是檢驗(yàn)數(shù)據(jù)傳輸設(shè)備及其信道工作質(zhì)量的一個(gè)主要指標(biāo)。誤碼測(cè)試數(shù)據(jù)往往作為評(píng)判通信傳輸設(shè)備性能或系統(tǒng)傳輸質(zhì)量?jī)?yōu)劣的依據(jù)。誤碼儀廣泛應(yīng)用于各種通信領(lǐng)域。適合于通信接入網(wǎng)、傳輸網(wǎng)、數(shù)據(jù)通信等系統(tǒng)的現(xiàn)場(chǎng)開(kāi)通、診斷和維護(hù)。目前市面上的誤碼儀大多只能測(cè)試電信部門的標(biāo)準(zhǔn)通信信道，低速以一、二次群為主，高速可達(dá)SDH信道速率；不能用于測(cè)試實(shí)際工作中大量存在的專用信道或自行架設(shè)的信道?；谶@些因素，開(kāi)發(fā)設(shè)計(jì)出一款基于FPGA的低速率智能誤碼測(cè)試儀，此

2、誤碼儀能測(cè)試2048Kbps速率及Nx64Kbps速率的通信線路的誤碼性能。 文章分析研究了傳統(tǒng)誤碼儀的工作原理與結(jié)構(gòu)，制定出以FPGA為核心的誤碼儀設(shè)計(jì)方案，提出采用FPGA來(lái)完成誤碼儀的控制和測(cè)試模塊一體化設(shè)計(jì)，利用VHDL語(yǔ)言在FPGA芯片上模擬實(shí)現(xiàn)了絕大部分的傳統(tǒng)誤碼儀的功能，如誤碼插入、誤碼測(cè)試等功能。提高了系統(tǒng)功能擴(kuò)展性和系統(tǒng)的集成度。 設(shè)計(jì)主要分為誤碼儀硬件電路的設(shè)計(jì)和FPGA內(nèi)部代碼軟件設(shè)計(jì)兩個(gè)部分，硬件