畢業(yè)設計---基于fpga的聲場測試儀的設計

1、<p>　　基于FPGA的聲場測試儀設計</p><p><b>　　摘要</b></p><p>　　自FPGA誕生以來，伴隨著硬件描述語言的發(fā)展及器件性能的提升，F(xiàn)PGA運用越來越廣泛，在某些領域已經(jīng)取代了單片機、DSP等嵌入式設備并運用到了各種產(chǎn)品中。本系統(tǒng)以SOPC技術為核心，輔以必要的數(shù)模轉換電路，以及相關的外圍模擬電路，構成了一個基于SOPC技術

2、的聲場測定系統(tǒng)。其主要功能模塊有信號處理模塊、信號采集模塊、VGA控制模塊、鎖相環(huán)模塊、數(shù)據(jù)讀取模塊、數(shù)據(jù)轉換模塊。整個系統(tǒng)使用Quartus II和SOPC Builder軟件進行設計，包括Nios II處理器、Flash接口、SDRAM接口等。采用C語言編程實現(xiàn)數(shù)據(jù)在片外存儲器之間的傳輸、VGA的顯示以及信號采集。設計最終下載到Altera公司的Cyclone II系列FPGA中，設計靈活，調(diào)試方便。</p><

3、p>　　關鍵詞：聲場測試 FPGA Nios II SOPC VGA接口 位圖文件結構</p><p>　　Design of the sound field detector based on FPGA</p><p><b>　　Abstract</b></p><p>　　FPGA, short for Field-Prog

4、rammable Gate Array, accompany with the development of hardware description language, has been applied significantly broadly.It has taken the place of singlechip 、DSP in some aspects and has been applied to various kin

5、ds of products.The center part of the system is technology of SOPC.With necessary D/A circuit and analog circuit.It constructed a sound field detector based on SOPC.Its main function blocks are VGA control block, PLL blo

6、ck, signal pickup block,signal pro</p><p>　　Key Words: Sound Field Detector FPGA Nios II SOPC VGA Interface BMP File</p><p><b>　　目錄</b></p><p><b>　　1、緒論1<

7、/b></p><p>　　1.1選題的背景和意義1</p><p>　　1.2系統(tǒng)功能的實現(xiàn)方法2</p><p>　　1.3主要的問題3</p><p>　　2、技術背景及方案選擇4</p><p>　　2.1核心器件解決方案：FPGA4</p><p>　　2.1.

8、1發(fā)展歷史4</p><p>　　2.1.2行業(yè)的發(fā)展方向5</p><p>　　2.1.3 Altera的低成本FPGA5</p><p>　　2.1.4 Nios II處理器6</p><p>　　2.1.5高效的企業(yè)級開發(fā)平臺Altera Complete Design Suite7</p><p>　

9、　2.1.6 VHDL語言介紹8</p><p>　　2.1.7 C語言介紹10</p><p>　　2.1.8 VHDL與C語言的區(qū)別11</p><p>　　2.1.9 FPGA設計流程11</p><p>　　2.2顯示接口及顯示設備的選擇：帶有VGA接口的液晶顯示器12</p><p>　　2.2.

10、1顯示接口的發(fā)展與種類12</p><p>　　2.2.2數(shù)字接口與模擬接口的比較14</p><p>　　2.2.3選擇結論：VGA接口15</p><p>　　2.3圖像格式及圖像處理技術15</p><p>　　2.3.1 TIFF圖像格式15</p><p>　　2.3.2 PCX圖像格式16&l

11、t;/p><p>　　2.3.3 GIF圖像格式16</p><p>　　2.3.4 BMP圖像格式17</p><p>　　2.3.5圖像處理21</p><p><b>　　3、設計實現(xiàn)27</b></p><p>　　3.1模擬部分電路設計27</p><p>

12、　　3.1.1 MIC放大模塊設計27</p><p>　　3.1.2比較模塊設計29</p><p>　　3.2 VGA顯示模塊設計31</p><p>　　3.2.1 VGA接口定義31</p><p>　　3.2.1 VGA接口及外圍電路設計33</p><p>　　3.2.3 ADV7123應用34

13、</p><p>　　3.2.4 VGA顯示接口原理35</p><p>　　3.2.5 VGA時序信號的產(chǎn)生38</p><p>　　3.3 FPGA系統(tǒng)設計39</p><p>　　3.3.1鎖相環(huán)模塊41</p><p>　　3.3.2 VGA控制模塊44</p><p>　　3

14、.4 NiosⅡ軟核設計53</p><p>　　3.4.1圖像數(shù)據(jù)55</p><p>　　3.4.2主控制程序55</p><p>　　3.4.3聲音處理55</p><p><b>　　4、總結57</b></p><p>　　4.1 語音放大模塊功能描述57</p>

15、<p>　　4.2 顯示功能模塊描述57</p><p>　　4.3 控制模塊功能描述58</p><p>　　4.4 經(jīng)驗總結59</p><p><b>　　致謝61</b></p><p><b>　　參考文獻62</b></p><p>　　附

16、錄：主要程序63</p><p><b>　　1、緒論</b></p><p><b>　　選題的背景和意義</b></p><p>　　科技因生活而改變，就像人類自生所追求的更高、更快、更強一樣，IT產(chǎn)業(yè)也在創(chuàng)造著一次又一次的飛躍。</p><p>　　電子技術的演進是科技發(fā)展的源泉，隨著半導體

17、業(yè)數(shù)十年的發(fā)展，整機制造商和半導體供應商的需求和服務都在發(fā)生著變化。從整機制造商來看，其需求層次已由器件、參考設計上升到總體解決方案，包括硬件、軟件，甚至外形等工業(yè)設計，這對半導體廠商提出更高的要求；另一方面，半導體供應商面臨更多的挑戰(zhàn)，包括更高的集成度、更低的功耗、更低的成本。</p><p>　　平臺解決方案的重要性和業(yè)界的接受程度日益明顯。領先的半導體公司紛紛推出了各具特色的平臺產(chǎn)品，其優(yōu)勢體現(xiàn)在強大的功能

18、、廣泛的第三方軟件和硬件支持、產(chǎn)品的可延續(xù)性和升級性等。</p><p>　　可靠、高效、低功耗是電子產(chǎn)業(yè)的永久追求，從目前一些領先的硬件制造商來看，提高效率，降低成本仍然是主要目標。</p><p>　　可編程技術器件將與平臺半導體解決方案形成更激烈的競爭態(tài)勢，并促進FPGA/CPLD器件密度的進一步提高，以及面向特定應用的新型器的研發(fā)?？焖俚漠a(chǎn)品更新周期和不斷的升級造就了可編程器件的迅

19、速發(fā)展，對于樣品階段以及一些新興電子產(chǎn)品來說，將一直保持其靈活、快速的優(yōu)勢，而當進入快速成長和成熟期的階段，可編程器件公司的策略是低成本可編程器件或類似ASIC的掩膜器件來進一步延伸其產(chǎn)品的生命周期。而這對于制造商的利益在于可以無縫地移植代碼，并順利地進入批量生產(chǎn)。</p><p>　　EDA工具和半導體IP成為半導體工業(yè)發(fā)展的重要支持力量。半導體工藝向90nm以及65nm、45nm直至32nm的進程大大增加了芯

20、片復雜度，而其它需求，如采用CMOS工藝實現(xiàn)模擬和射頻電路、DFM、DFT等，對EDA工具提出了更高的要求。SiP是半導體廠商可以考慮的一種重要模式。與此同時，半導體IP，尤其是一些被業(yè)界廣泛認同的內(nèi)核，正成為快速推出IC（單IP內(nèi)核或多IP內(nèi)核）的一條捷徑。</p><p>　　模擬器件仍然無處不在。數(shù)字家庭中的無線連接、新潮便攜數(shù)碼產(chǎn)品中的音頻電路、電源管理、信號通路使模擬器件的重要性日益突顯，我們看到的趨勢

21、是在數(shù)字世界中創(chuàng)造了更多的模擬應用，放大器、ADC/DAC、接口都是明顯的例子。未來，我們應該更關注的是模擬及數(shù)字器件將如何不斷融合的發(fā)展進程?？梢哉f本次設計的聲音測定系統(tǒng)是一個典型的數(shù)模器件充分融合的產(chǎn)物。</p><p><b>　　系統(tǒng)功能的實現(xiàn)方法</b></p><p>　　本次設計中，聲音采集以及信號放大是需要模擬電路來完成的這是因為音頻信號很小，要實現(xiàn)這

22、么小的信號的數(shù)字化并進行處理，需要精度很高的AD轉換芯片。這樣整個系統(tǒng)的成本不得不考慮。</p><p>　　在數(shù)字器件部分，主要是用VHDL語言來實現(xiàn)，在后續(xù)章節(jié)中會對這門語言做簡要介紹，這里將從理論方面簡單介紹VHDL語言的編程思想。</p><p>　　VHDL語言面向的對象器件是FPGA。這種語言一樣有著豐富的語法，豐富的關鍵字，豐富的控制語句等等，雖然這種語言的語法規(guī)范是十分的嚴

23、格。但是，并不是所有你寫出的程序都可以運行。這和C語言大不一樣。C語言編寫出現(xiàn)問題可能會造成死循環(huán)或者是系統(tǒng)資源浪費，而VHDL語言則是，如果你寫的程序在時序上有問題，則根本不能再器件內(nèi)運行起來。想要寫出優(yōu)秀的VHDL程序，不但需要你對語法十分的了解，更需要你對數(shù)字邏輯電路有著豐富的知識和一定的設計經(jīng)驗。這也是VHDL設計門檻比較高的原因。</p><p>　　這個方案的核心部分在于其使用了NiosⅡ軟核。Nio

24、sⅡ嵌入式處理器是Altera公司于2004年6月推出的第二代用于可編程邏輯器件的可配置的軟核處理器，在CycloneII器件下，性能最高可達56 DMIPS。NiosⅡ是基于哈弗結構的RISC通用嵌入式處理器軟核，能與用戶邏輯相結合，編程至Altera的FPGA 中。處理器具有32位指令集，32位數(shù)據(jù)通道和可配置的指令以及數(shù)據(jù)緩沖。他特別為可編程邏輯進行了優(yōu)化設計，也為可編程單芯片系統(tǒng)(SOPC)設計了一套綜合解決方案。NiosⅡ處理

25、器系列包括3種內(nèi)核：高性能的快速內(nèi)核(NiosⅡ／f)；低成本經(jīng)濟型內(nèi)核(NiosⅡ／e)；性能／成本折中的標準內(nèi)核(NiosⅡ／s)。</p><p>　　在NiosⅡ中，又使用到了C語言，類似C語言這樣的計算機語言，多是轉化為匯編語言之后又計算機逐條的執(zhí)行其中的指令。這樣的執(zhí)行效率不是很高，但是隨著數(shù)字IC的執(zhí)行效能越來越高，這種問題也被淡化。</p><p><b>　　主

26、要的問題</b></p><p>　　系統(tǒng)設計完成后，如何能夠穩(wěn)定高效地工作以及完成既定的功能。</p><p>　　在設計過程中，圖像顯示是一個很關鍵的問題。從可編程器件方面看。門陣列固然有其速度上的優(yōu)勢，在控制上，其強大的靈活性以及可定制性已經(jīng)能夠完全替代傳統(tǒng)數(shù)字電路。在信號處理上，其強大的處理能力已經(jīng)超過大部分DSP。但是對于控制VGA顯示來說，大量的圖像數(shù)據(jù)量、相對復雜

27、的VGA時序控制對硬件來說是個挑戰(zhàn)。對于個人來說，若想在顯示器上顯示16位圖像，利用VHDL描述難度太大。最終選擇了嵌入NiosⅡ內(nèi)核做為解決方案。</p><p>　　2、技術背景及方案選擇</p><p>　　核心器件解決方案：FPGA</p><p><b>　　2.1.1發(fā)展歷史</b></p><p>　　FP

28、GA(現(xiàn)場可編程門陣列)與 CPLD(復雜可編程邏輯器件)都是可編程邏輯器件，它們是在PAL，GAL等邏輯器件的基礎之上發(fā)展起來的。同以往的PAL，GAL等相比較，F(xiàn)PGA／CPLD的規(guī)模比較大，它可以替代幾十甚至幾千塊通用IC芯片。</p><p>　　自1985年Xilinx公司推出第一片F(xiàn)PGA至今，F(xiàn)PGA已經(jīng)歷了十幾年的發(fā)展歷史。在這十幾年的發(fā)展過程中，以FPGA為代表的數(shù)字系統(tǒng)現(xiàn)場集成技術取得了驚人的

29、發(fā)展：現(xiàn)場可編程邏輯器件從最初的1200個可利用門，發(fā)展到90年代的25萬個可利用門，乃至現(xiàn)在國際上現(xiàn)場可編程邏輯器件的著名廠商Altera公司、Xilinx公司早就陸續(xù)推出了數(shù)百萬門的單片F(xiàn)PGA芯片?，F(xiàn)在現(xiàn)場可編程器件的集成度已經(jīng)提高到一個新的水平。</p><p>　　縱觀現(xiàn)場可編程邏輯器件的發(fā)展歷史，其之所以具有巨大的市場吸引力，根本在于：FPGA不僅可以解決電子系統(tǒng)小型化、低功耗、高可靠性等問題，而且其

30、開發(fā)周期短、開發(fā)軟件投入少、芯片價格不斷降低，促使FPGA越來越多地取代了ASIC的市場，特別是對小批量、多品種的產(chǎn)品需求，使FPGA成為首選。</p><p>　　尤其是最近幾年，F(xiàn)PGA的主要廠商Altera、Xilinx等不斷更新優(yōu)化產(chǎn)品架構和生產(chǎn)工藝，不斷降低FPGA的功耗和系統(tǒng)成本，推出了很多高性能低價位的解決方案，將市場從傳統(tǒng)的高端通信擴展到汽車和消費類電子產(chǎn)品。</p><p&g

31、t;　　2.1.2行業(yè)的發(fā)展方向</p><p>　　目前，F(xiàn)PGA的主要發(fā)展動向是：隨著大規(guī)模現(xiàn)場可編程邏輯器件的發(fā)展，系統(tǒng)設計進入"片上可編程系統(tǒng)"（SOPC）的新紀元；芯片朝著高密度、低壓、低功耗方向挺進；國際各大公司都在積極擴充其IP庫，以優(yōu)化的資源更好的滿足用戶的需求，擴大市場；特別是引人注目的所謂FPGA動態(tài)可重構技術的開拓，將推動數(shù)字系統(tǒng)設計觀念的巨大轉變。</p>

32、<p>　　在生產(chǎn)工藝方面，這幾年來FPGA市場的飛速增長和一代代新工藝新產(chǎn)品的不斷推出，F(xiàn)PGA產(chǎn)品的邏輯單元越來越多，性能越來越高，而單位成本和功耗卻越來越低，這是因為現(xiàn)在FPGA廠商相繼采用90nm的制造工藝生產(chǎn)新一代的FPGA產(chǎn)品。先進的90nm制造工藝在物理上達到了一個新的極限，但是，克服了這一極限的挑戰(zhàn)后，產(chǎn)品成熟量產(chǎn)，將大大降低。</p><p>　　在高端處理方面，F(xiàn)PGA將挑戰(zhàn)DSP

33、。從本質(zhì)上來講，F(xiàn)PGA更象一個應用平臺，的新應用層出不窮，復雜性越來越大，客戶對速度、功能、效率的要求越來越高，比如集成DSP模塊，同樣的價格下，Altera的FPGA能夠處理的接收器通道比高端的DSP處理器高幾十倍以上。但相對DSP來說，它的封裝及總成本仍然昂貴，想要從高端市場走入低端應用尚需時日。</p><p>　　2.1.3 Altera的低成本FPGA</p><p>　　Al

34、tera的主流FPGA分為兩大類，一種側重低成本應用，容量中等，性能可以滿足一般的邏輯設計要求，如Cyclone；還有一種側重于高性能應用，容量大，性能能滿足各類高端應用，如Startix，StratixII等，用戶可以根據(jù)自己實際應用要求進行選擇。 在性能可以滿足的情況下，優(yōu)先選擇低成本器件。例如本系統(tǒng)所選擇的Cyclone II EP2C35F672。</p><p>　　FPGA具有靈活性和及時面市的優(yōu)勢，

35、Altera的Cyclone器件系列便是在低成本FPGA中占據(jù)領導地位的，它提供了低風險和低成本的解決方案，在Quarters開發(fā)軟件的支持下，它無疑是中低規(guī)模設計中最具吸引力的替代方案。也是本次設計采用的設計器件。后文將詳細介紹Cyclone的詳細參數(shù)及技術細節(jié)。</p><p>　　2.1.4 Nios II處理器</p><p>　　Altera推出了Nios II系列32位RSIC

36、嵌入式處理器。Nios II系列軟核處理器是Altera的第二代FPGA嵌入式處理器，其性能超過200DMIPS，在Altera FPGA中實現(xiàn)僅需35美分。Altera的Stratix 、Stratix GX、 Stratix II和 Cyclone系列FPGA全面支持Nios II處理器，以后推出的FPGA器件也將支持Nios II。</p><p>　　Nios II系列支持使用專用指令。專用指令是用戶增加

37、的硬件模塊，它增加了算術邏輯單元（ALU）。用戶能為系統(tǒng)中使用的每個Nios II處理器創(chuàng)建多達256個專用指令，這使得設計者能夠細致地調(diào)整系統(tǒng)硬件以滿足性能目標。專用指令邏輯和本身Nios II指令相同，能夠從多達兩個源寄存器取值，可選擇將結果寫回目標寄存器。同時，Nios II系列支持60多個外設選項，開發(fā)者能夠選擇合適的外設，獲得最合適的處理器、外設和接口組合，而不必支付根本不使用的硅片功能。 </p><p&

38、gt;　　Nios II系列能夠滿足任何應用32位嵌入式微處理器的需要，客戶可以將第一代Nios處理器設計移植到某種Nios II處理器上，Altera將長期支持現(xiàn)有FPGA系列上的第一代Nios處理器。另外，Altera提供了一鍵式移植選項，可以升級至Nios II系列。Nios II處理器也能夠在HardCopy器件中實現(xiàn)，Altera還為基于Nios II處理器的系統(tǒng)提供ASIC的移植方式。</p><p>

39、;　　Nios II處理器具有完善的軟件開發(fā)套件，包括編譯器、集成開發(fā)環(huán)境（IDE）、JTAG調(diào)試器、實時操作系統(tǒng)（RTOS）和TCP/IP協(xié)議棧。設計者能夠用Altera Quartus II開發(fā)軟件中的SOPC Builder系統(tǒng)開發(fā)工具很容易地創(chuàng)建專用的處理器系統(tǒng)，并能夠根據(jù)系統(tǒng)的需求添加Nios II處理器核的數(shù)量。 </p><p>　　使用Nios II軟件開發(fā)工具能夠為Nios II系統(tǒng)構建軟件，即

40、一鍵式自動生成適用于系統(tǒng)硬件的專用C/C++運行環(huán)境。Nios II集成開發(fā)環(huán)境（IDE）提供了許多軟件模板，簡化了項目設置。此外，Nios II開發(fā)套件包括兩個第三方實時操作系統(tǒng)（RTOS）——MicroC/OS-II(Micrium)，Nucleus Plus(ATI/Mentor)以及供網(wǎng)絡應用使用的TCP/IP協(xié)議棧。 </p><p>　　長期以來，Altera一直推行嵌入式處理器戰(zhàn)略的原因是，隨著應用

41、的ASIC開發(fā)日益受到成本的困擾，OEM日漸轉向FPGA來構建自己的系統(tǒng)。這些系統(tǒng)中絕大多數(shù)需要一個處理器，而Altera正是為設計者提供了為FPGA優(yōu)化的靈活的嵌入式處理器方案，可以滿足16位和32位嵌入式處理器市場的需求。</p><p>　　在FPGA中使用軟核處理器比硬核的優(yōu)勢在于，硬核實現(xiàn)沒有靈活性，通常無法使用最新的技術。隨著系統(tǒng)日益先進，基于標準處理器的方案會被淘汰，而基于Nios II處理器的方案

42、是基于HDL源碼構建的，能夠修改以滿足新的系統(tǒng)需求，避免了被淘汰的命運。將處理器實現(xiàn)為HDL的IP核，開發(fā)者能夠完全定制CPU和外設，獲得恰好滿足需求的處理器。</p><p>　　2.1.5高效的企業(yè)級開發(fā)平臺Altera Complete Design Suite</p><p>　　Ahera開發(fā)了整套工具(包括SOPC Builder，NiosⅡ集成設計環(huán)境和QuartusⅡ開發(fā)軟

43、件)幫助用戶加速硬件和軟件的開發(fā)，實現(xiàn)完整的基于可編程邏輯的SOPC解決方案</p><p>　　Quartus II 8.0是目前進行Altera的CPLD、FPGA和結構化ASIC設計的最佳軟件，具有強的的功能及良好的易用性。相比較傳統(tǒng)的 Max+plusII 軟件和早期版本的Quarters軟件，它有更好的性能表現(xiàn)，更多的功能，能夠對CPLD和FPGA器件的最新系列進行設計。 它能夠支持全系列的MAX

44、74; II CPLD以及Cyclone?、Stratix? 和 Stratix II FPGA 以及 HardCopy?結構化Asic，支持 MAX、FLEX® 和 ACEX® 設計。</p><p>　　SOPC Builder是在Altera FPGA中實施IP的關鍵工具。該系統(tǒng)級工具使用Altera的MegaWizard技術自動生成Avalon的交換架構，將設計中的不同功能模塊連接在一

45、起。SOPC Builder還會生成定制軟件開發(fā)工具，根據(jù)需要為由NiosⅡ處理器控制的功能模塊提供合適的軟件頭文件。</p><p>　　NiosⅡ IDE是NlosⅡ軟核處理器的主要開發(fā)工具。他為軟件開發(fā)提供了一個集成的設計開發(fā)環(huán)境，包括一個具有工程管理、源代碼開發(fā)、基于JTAG調(diào)試功能的圖形用戶界面(GUI)，大大簡化了大量復雜的NiosⅡ 處理器設計。</p><p>　　2.1.

46、6 VHDL語言介紹</p><p>　　VHDL的英文全名是Very-High-Speed Integrated Circuit Hardware Description Language，誕生于1982年。1987年底，VHDL被IEEE和美國國防部確認為標準硬件描述語言 。自IEEE公布了VHDL的標準版本，IEEE-1076（簡稱87版)之后，各EDA公司相繼推出了自己的VHDL設計環(huán)境，或宣布自己的設計

47、工具可以和VHDL接口。此后VHDL在電子設計領域得到了廣泛的接受，并逐步取代了原有的非標準的硬件描述語言。1993年，IEEE對VHDL進行了修訂，從更高的抽象層次和系統(tǒng)描述能力上擴展VHDL的內(nèi)容，公布了新版本的VHDL，即IEEE標準的1076-1993版本，（簡稱93版）?，F(xiàn)在，VHDL和Verilog作為IEEE的工業(yè)標準硬件描述語言，又得到眾多EDA公司的支持，在電子工程領域，已成為事實上的通用硬件描述語言。有專家認為，在新

48、的世紀中，VHDL于Verilog語言將承擔起大部分的數(shù)字系統(tǒng)設計任務。</p><p>　　VHDL主要用于描述數(shù)字系統(tǒng)的結構，行為，功能和接口。除了含有許多具有硬件特征的語句外，VHDL的語言形式和描述風格與句法是十分類似于一般的計算機高級語言。VHDL的程序結構特點是將一項工程設計，或稱設計實體（可以是一個元件，一個電路模塊或一個系統(tǒng)）分成外部（或稱可是部分，及端口)和內(nèi)部（或稱不可視部分），既涉及實體的內(nèi)

49、部功能和算法完成部分。在對一個設計實體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設計就可以直接調(diào)用這個實體。這種將設計實體分成內(nèi)外部分的概念是VHDL系統(tǒng)設計的基本點。應用VHDL進行工程設計的優(yōu)點是多方面的。</p><p>　?。?）與其他的硬件描述語言相比，VHDL具有更強的行為描述能力，從而決定了他成為系統(tǒng)設計領域最佳的硬件描述語言。強大的行為描述能力是避開具體的器件結構，從邏輯行為上描述和設計大規(guī)模

50、電子系統(tǒng)的重要保證。</p><p>　?。?）VHDL豐富的仿真語句和庫函數(shù)，使得在任何大系統(tǒng)的設計早期就能查驗設計系統(tǒng)的功能可行性，隨時可對設計進行仿真模擬。</p><p>　?。?）VHDL語句的行為描述能力和程序結構決定了他具有支持大規(guī)模設計的分解和已有設計的再利用功能。符合市場需求的大規(guī)模系統(tǒng)高效，高速的完成必須有多人甚至多個代發(fā)組共同并行工作才能實現(xiàn)。</p>

51、<p>　?。?）對于用VHDL完成的一個確定的設計，可以利用EDA工具進行邏輯綜合和優(yōu)化，并自動的把VHDL描述設計轉變成門級網(wǎng)表。</p><p>　?。?）VHDL對設計的描述具有相對獨立性，設計者可以不懂硬件的結構，也不必管理最終設計實現(xiàn)的目標器件是什么，而進行獨立的設計。</p><p>　　2.1.7 C語言介紹</p><p>　　C語言是一

52、種計算機程序設計語言。它既有高級語言的特點，又具有匯編語言的特點。它可以作為系統(tǒng)設計語言，編寫工作系統(tǒng)應用程序，也可以作為應用程序設計語言，編寫不依賴計算機硬件的應用程序。因此，它的應用范圍廣泛。主要有以下特點：</p><p>　　1、C語言在很多方面都可以用，不僅僅是在軟件開發(fā)上，各類科研都是需要用到C語言的。具體應用比如我是學硬件的，單片機以及嵌入式系統(tǒng)都可以用C來開發(fā)。C 語言發(fā)展如此迅速, 而且成為最受

53、歡迎的語言之一, 主要因為它具有強大的功能。特別是加入一些匯編語言子程序后，更能顯示C 語言的優(yōu)勢。歸納起來C 語言具有下列特點: C是中級語言它把高級語言的基本結構和語句與低級語言的實用性結合起來。C 語言可以象匯編語言一樣對位、字節(jié)和地址進行操作, 而這三者是計算機最基本的工作單元。</p><p>　　2、C是結構式語言結構式語言的顯著特點是代碼及數(shù)據(jù)的分隔化, 即程序的各個部分除了必要的信息交流外彼此獨立

54、。這種結構化方式可使程序層次清晰, 便于使用、維護以及調(diào)試。C 語言是以函數(shù)形式提供給用戶的, 這些函數(shù)可方便的調(diào)用, 并具有多種循環(huán)、條件語句控制程序流向, 從而使程序完全結構化。</p><p>　　3、C語言功能齊全C 語言具有各種各樣的數(shù)據(jù)類型, 并引入了指針概念, 可使程序效率更高。另外C 語言也具有強大的圖形功能, 支持多種顯示器和驅動器。而且計算功能、邏輯判斷功能也比較強大, 可以實現(xiàn)決策目的編游戲

55、，編3D游戲，做數(shù)據(jù)庫，做聯(lián)眾世界，做聊天室，做PHOTOSHOP做FLASH，做3DMAX。</p><p>　　4、C語言適用范圍大C 語言還有一個突出的優(yōu)點就是適合于多種操作系統(tǒng), 如DOS、UNIX,也適用于多種機型。C語言對操作系統(tǒng)和系統(tǒng)使用程序以及需要對硬件進行操作的場合，用C語言明顯優(yōu)于其它解釋型高級語言，有一些大型應用軟件也是用C語言編寫的。C語言具有繪圖能力強，可移植性，并具備很強的數(shù)據(jù)處理能力

56、，因此適于編寫系統(tǒng)軟件，三維，二維圖形和動畫。它是數(shù)值計算的高級語言。</p><p>　　2.1.8 VHDL與C語言的區(qū)別</p><p>　　vhdl是一門硬件描述語言，采用的是自頂向下的設計思想，即先描述一個電路的總體功能，然后給予具體地實現(xiàn)。就像搭建電路一樣，先給出總體框圖然后分塊實現(xiàn)。一個電路當然就有級聯(lián)的和并聯(lián)電路就是所謂的用“并行語句和順序語句”來描述。而c語言目前還沒有一

57、個編譯器能把它翻譯為硬件描述語言，盡管Verilog有點像c所謂象是他們的設計思路有點象，具體的語法規(guī)則還是有很大差異。c語言目前幾乎都是在cpu中運行所以只能按指令的形式按順序執(zhí)行下來。</p><p>　　2.1.9 FPGA設計流程</p><p>　　在FPGA系統(tǒng)設計完成前，有2個不同的階段：設計階段、調(diào)試和檢驗階段，如圖2.1所示。設計階段的主要任務是輸入、仿真和實現(xiàn)；調(diào)試和檢

58、驗階段的主要任務是檢驗設計，校正發(fā)現(xiàn)的錯誤。</p><p>　　圖2. 1 FPGA設計流程圖</p><p>　　顯示接口及顯示設備的選擇：帶有VGA接口的液晶顯示器</p><p>　　VGA數(shù)據(jù)線VGA（Video Graphics Array）是IBM于1987年提出的一個使用模擬信號的電腦顯示標準，這個標準已對于現(xiàn)今的個人電腦市場已經(jīng)十分過時。即使如此，

59、VGA仍然是最多制造商所共同支援的一個低標準，個人電腦在加載自己的獨特驅動程式之前，都必須支援VGA的標準。</p><p>　　2.2.1顯示接口的發(fā)展與種類</p><p>　　VGA接口：VGA的英文全稱是Video Graphic Array，即顯示繪圖陣列。VGA支持在640X480的較高分辨率下同時顯示16種色彩或256種灰度，同時在320X240分辨率下可以同時顯示256種顏

60、色，這在當時絕對是巨大的飛躍。我們的眼球對顏色的敏感遠大于分辨率，所以即使分辨率較低圖像依然生動鮮明。VGA由于良好的性能迅速開始流行，廠商們紛紛在VGA基礎上加以擴充，如將顯存提高至1M并使其支持更高分辨率如800X600或1024X768，這些擴充的模式就稱之為VESA（Video Electronics Standards Association，視頻電子標準協(xié)會）的Super VGA模式，簡稱SVGA，現(xiàn)在的顯卡和顯示器都支持S

61、VGA模式。不管是VGA還是SVGA，使用的連線都是15針的梯形插頭，傳輸模擬信號。</p><p>　　AV接口：AV接口實現(xiàn)了音頻和視頻的分離傳輸，這就避免了因為音/視頻混合干擾而導致的圖像質(zhì)量下降，但由于AV 接口傳輸?shù)娜匀皇且环N亮度/色度(Y/C)混合的視頻信號，仍然需要顯示設備對其進行亮/ 色分離和色度解碼才能成像，這種先混合再分離的過程必然會造成色彩信號的損失，色度信號和亮度信號也會有很大的機會相互干

62、擾從而影響最終輸出的圖像質(zhì)量。AV還具有一定生命力，但由于它本身Y/C混合這一不可克服的缺點因此無法在一些追求視覺極限的場合中使用。</p><p>　　DVI接口：DVI接口的英文全稱是Digital Visual Interface，其標準是1999年由Intel、Compaq、IBM、HP、NEC、Fujitsu等公司共同組成數(shù)字顯示工作組DDWG（Digital Display Working Group

63、）推出的數(shù)字顯示接口。它的基礎是Silicon Image公司的Panel Link接口技術，Panel Link接口技術采用的是最小化傳輸差分信號（Transition Minimized Differential Signaling，TMDS）作為基本電氣連接。計算機中生成的圖像信息傳送到顯示處理單元（顯卡）中，經(jīng)處理并編碼成數(shù)據(jù)信號，數(shù)據(jù)信號中包含了一些像素信息、同步信息以及一些控制信息，信息通過3個通道輸出。同時還有一個通道用來

64、傳送使發(fā)送和接收端同步的時鐘信號。每一個通道中數(shù)據(jù)以差分信號方式傳輸，因此每一個通道需要2根傳輸線。由于采用差分信號傳輸，數(shù)據(jù)發(fā)送和接收中識別的都是壓差信號，因此傳輸線纜長度對信號影響較小，可以實現(xiàn)遠距離的數(shù)據(jù)傳輸。在接收端對接收到的數(shù)據(jù)進行解碼，并處理生成圖像信息供數(shù)字顯示設備顯示。在DVI標準</p><p>　　HDMI接口：HDMI，英文全稱是High Definition Multimedia Inte

65、rface，中文名稱是高清晰多媒體接口的縮寫。2002年4月，日立、松下、飛利浦、索尼、湯姆遜、東芝和Silicon Image七家公司聯(lián)合組成HDMI組織。HDMI能高品質(zhì)地傳輸未經(jīng)壓縮的高清視頻和多聲道音頻數(shù)據(jù)，最高數(shù)據(jù)傳輸速度為5Gbps。同時無需在信號傳送前進行數(shù)/?；蛘吣?數(shù)轉換，可以保證最高質(zhì)量的影音信號傳送。HDMI不僅可以滿足目前最高畫質(zhì)1080P的分辨率，還能支持DVD Audio等最先進的數(shù)字音頻格式，支持八聲道96

66、kHz或立體聲192kHz數(shù)碼音頻傳送，而且只用一條HDMI線連接，免除數(shù)字音頻接線。同時HDMI標準所具備的額外空間可以應用在日后升級的音視頻格式中。足以應付一個1080p的視頻和一個8聲道的音頻信號。而因為一個1080p的視頻和一個8聲道的音頻信號需求少于4GB/s，因此HDMI還有很大余量。這允許它可以用一個電纜分別連接DVD播放器，接收器和PRR。此外HDMI支持EDID、DDC2B，因此具有HDMI的設備具有“即插即用”的特點

67、，信號源和顯示設備之間會</p><p>　　2.2.2數(shù)字接口與模擬接口的比較</p><p>　　DVI接口的傳輸信號采用全數(shù)字格式，與之對應的是采用模擬信號的VGA接口。VGA和DVI的區(qū)別，VGA模擬信號的傳輸首先是將電腦內(nèi)的數(shù)字信號轉換為模擬信號，將信號發(fā)送到LCD顯示器，而顯示器再將該模擬信號轉換為數(shù)字信號，形成畫面展示在大家面前，正因為如此，中間的信號丟失嚴重，雖然可以通過軟

68、件的方法修復部分畫面，但是隨著顯示器的分辨率越高畫面就會越模糊。一般模擬信號在超過1280×1024分辨率以上的情況下就會出現(xiàn)明顯的誤差，分辨率越高越嚴重。而DVI數(shù)字接口可以直接將電腦信號傳輸給顯示器，中間幾乎沒有信號損失，不過在800×600這種分辨率下，和模擬信號的效果幾乎沒有差別，這也就是很多人覺得DVI接口沒有用處的原因。</p><p>　　2.2.3選擇結論：VGA接口</

69、p><p>　　VGA和DVI做為目前最常見的接口，占領著市場的大部分份額。但是數(shù)字接口的優(yōu)勢是傳統(tǒng)模擬接口無法代替的。VGA接口很長一段時間內(nèi)將會存在于小尺寸面板及低端LCD顯示器中。</p><p>　　本系統(tǒng)是僅需工作在640*480分辨率下，本著就地取材的出發(fā)點，選擇了帶有VGA接口的15英寸LCD顯示器。從開發(fā)平臺方面來說本身已經(jīng)內(nèi)置了VGA接口，從新設計DVI接口已不必要。<

70、/p><p>　　圖像格式及圖像處理技術</p><p>　　計算機圖像格式的發(fā)展一直是相關領域內(nèi)發(fā)展較快的一個部分。通過改進圖像算法，單幅圖像占用空間越來越小，還原能力越來越高，當然算法越來越復雜，這需要性能更高的硬件解碼。但是來作為Windows下的標準文件格式，bmp文件一直具有十分基礎和重要的地位。</p><p>　　2.3.1 TIFF圖像格式</p&

71、gt;<p>　　TIFF圖像格式：擴展名是TIF，全名是Tagged Image File Format。它是一種非失真的壓縮格式(最高也只能做到2～3倍的壓縮比)能保持原有圖像的顏色及層次，但占用空間卻很大。例如一個200萬像素的圖像，差不多要占用6MB的存儲容量，故TIFF常被應用于較專業(yè)的用途，如書籍出版、海報等，極少應用于互聯(lián)網(wǎng)上。</p><p>　　2.3.2 PCX圖像格式</

72、p><p>　　PCX這種圖像文件的形成是有一個發(fā)展過程的。最先的PCX雛形是出現(xiàn)在ZSOFT公司推出的名叫PC PAINBRUSH的用于繪畫的商業(yè)軟件包中。以后， 微軟公司將其移植到 Windows環(huán)境中，成為Windows系統(tǒng)中一個子功能。PCX是最早支持彩色圖像的一種文件格式，現(xiàn)在最高可以支持256種彩色。PCX圖像文件由文件頭和實際圖像數(shù)據(jù)構成。文件頭由128字節(jié)組成，描述版本信息和圖像顯示設備的橫向、縱向分

73、辨率，以及調(diào)色板等信息：在實際圖像數(shù)據(jù)中，表示圖像數(shù)據(jù)類型和彩色類型。PCX圖像文件中的數(shù)據(jù)都是用PCXREL技術壓縮后的圖像數(shù)據(jù)。由于這種文件格式出現(xiàn)較早，它不支持真彩色。PCX文件采用RLE行程編碼，文件體中存放的是壓縮后的圖像數(shù)據(jù)。因此，將采集到的圖像數(shù)據(jù)寫成PCX文件格式時，要對其進行RLE編碼：而讀取一個PCX文件時首先要對其進行 RLE解碼，才能進一步顯示和處理。</p><p>　　2.3.3 GI

74、F圖像格式</p><p>　　GIF(Graphics Interchange Format)的原義是"圖像互換格式"，是CompuServe公司在 1987年開發(fā)的圖像文件格式。GIF文件的數(shù)據(jù)，是一種基于LZW算法的連續(xù)色調(diào)的無損壓縮格式。其壓縮率一般在50％左右，它不屬于任何應用程序。目前幾乎所有相關軟件都支持它，公共領域有大量的軟件在使用GIF圖像文件。GIF圖像文件的數(shù)據(jù)是經(jīng)過壓縮

75、的，而且是采用了可變長度等壓縮算法。所以GIF的圖像深度從lbit到8bit，也即GIF最多支持256種色彩的圖像。GIF格式的另一個特點是其在一個GIF文件中可以存多幅彩色圖像，如果把存于一個文件中的多幅圖像數(shù)據(jù)逐幅讀出并顯示到屏幕上，就可構成一種最簡單的動畫。GIF解碼較快，因為采用隔行存放的GIF圖像，在邊解碼邊顯示的時候可分成四遍掃描。第一遍掃描雖然只顯示了整個圖像的八分之一，第二遍的掃描后也只顯示了1／4，但這已經(jīng)把整幅圖像的

76、概貌顯示出來了。在顯示GIF圖像時，隔行存放的圖像會給您感覺到它的顯示速度似乎要比其他圖像快一些，這是隔行存放的優(yōu)點。</p><p>　　2.3.4 BMP圖像格式</p><p>　　BMP是英文Bitmap（位圖）的簡寫，它是Windows操作系統(tǒng)中的標準圖像文件格式，能夠被多種Windows應用程序所支持。隨著Windows操作系統(tǒng)的流行與豐富的Windows應用程序的開發(fā)，BMP

77、位圖格式理所當然地被廣泛應用。這種格式的特點是包含的圖像信息較豐富，幾乎不進行壓縮，但由此帶來的問題是占用磁盤空間過大。</p><p>　　BMP文件由4部分組成：位圖文件頭(bitmap-file header)、位圖信息頭(bitmap-information header)、顏色表(color table)、顏色點陣數(shù)據(jù)(bits data)。24位真彩色位圖沒有顏色表，所以只有1、2、4這三部分。用Ul

78、traEdit打開MyBmp.bmp，可以看到這個文件的全部數(shù)據(jù)如下圖所示：</p><p>　　圖2. 2 位圖結構</p><p>　　位圖文件頭結構定義如下:</p><p>　　typedef struct tagBITMAPFILEHEADER{</p><p>　　WORDbfType; // 位圖文件的類型，必須為BM</

79、p><p>　　DWORD bfSize; // 位圖文件的大小，以字節(jié)為單位</p><p>　　WORDbfReserved1; // 位圖文件保留字，必須為0</p><p>　　WORDbfReserved2; // 位圖文件保留字，必須為0</p><p>　　DWORD bfOffBits; // 位圖數(shù)據(jù)的起始位置，以相對于位圖文件

80、頭的偏移量表示，以字節(jié)為單位</p><p>　　} BITMAPFILEHEADER;</p><p>　　表2. 1 位圖文件頭結構</p><p>　　位圖信息頭結構定義如下:</p><p>　　typedef struct tagBITMAPINFOHEADER{</p><p>　　DWORD biSize

81、; // 本結構所占用字節(jié)數(shù)</p><p>　　LONGbiWidth; // 位圖的寬度，以像素為單位</p><p>　　LONGbiHeight; // 位圖的高度，以像素為單位</p><p>　　WORD biPlanes; // 目標設備的級別，必須為1</p><p>　　WORD biBitCount// 每個像素所需的位數(shù)

82、，必須是1(雙色),4(16色)，8(256色)或24(真彩色)之一</p><p>　　DWORD biCompression; // 位圖壓縮類型，必須是 0(不壓縮),1(BI_RLE8壓縮類型)或2(BI_RLE4壓縮類型)之一</p><p>　　DWORD biSizeImage; // 位圖的大小，以字節(jié)為單位</p><p>　　LONGbiXPel

83、sPerMeter; // 位圖水平分辨率，每米像素數(shù)</p><p>　　LONGbiYPelsPerMeter; // 位圖垂直分辨率，每米像素數(shù)</p><p>　　DWORD biClrUsed;// 位圖實際使用的顏色表中的顏色數(shù)</p><p>　　DWORD biClrImportant;// 位圖顯示過程中重要的顏色數(shù)</p><

84、p>　　} BITMAPINFOHEADER;</p><p>　　表2. 2位圖信息頭結構</p><p><b>　　圖2. 3</b></p><p><b>　　顏色表定義：</b></p><p>　　typedef struct tagRGBQUAD {</p>&l

85、t;p>　　BYTErgbBlue;// 藍色的亮度(值范圍為0-255)</p><p>　　BYTErgbGreen; // 綠色的亮度(值范圍為0-255)</p><p>　　BYTErgbRed; // 紅色的亮度(值范圍為0-255)</p><p>　　BYTErgbReserved;// 保留，必須為0</p><p>

86、　　} RGBQUAD;</p><p>　　顏色表中RGBQUAD結構數(shù)據(jù)的個數(shù)有biBitCount來確定:</p><p>　　當biBitCount=1,4,8時，分別有2,16,256個表項;當biBitCount=24時，沒有顏色表項。位圖信息頭和顏色表組成位圖信息，BITMAPINFO結構定義如下:</p><p>　　typedef struct t

87、agBITMAPINFO {</p><p>　　BITMAPINFOHEADER bmiHeader; // 位圖信息頭</p><p>　　RGBQUAD bmiColors[1]; // 顏色表</p><p>　　} BITMAPINFO;</p><p>　　顏色點陣數(shù)據(jù)：位圖全部的像素，是按照自下向上，自左向右的順序排列的。<

88、;/p><p>　　圖2. 4 顏色點陣數(shù)據(jù)</p><p>　　RGB數(shù)據(jù)是順序顛倒的，原始數(shù)據(jù)按B、G、R的順序來排列。</p><p><b>　　2.3.5圖像處理</b></p><p>　　本系統(tǒng)中，C語言扮演了主要角色。從NIOSⅡ系統(tǒng)的構建到最終的圖像顯示都是由C語言編寫完成。</p><

89、p>　　對于系統(tǒng)中使用的圖像數(shù)據(jù)，需要對BMP圖像進行數(shù)據(jù)處理。大致流程如圖2.5：</p><p>　　圖2. 5 圖像處理流程圖</p><p>　　本系統(tǒng)是通過三組MIC來確定有效范圍內(nèi)音源的發(fā)聲方位。在VGA顯示中將屏幕分割成六個區(qū)域，成扇形輻射。六個扇區(qū)分別代表測試環(huán)境中的六個方位。當系統(tǒng)判斷到某一方位有符合的聲音產(chǎn)生時，屏幕上相應的扇區(qū)會成亮藍色。圖2.6為photosh

90、op中制作出來的效果。</p><p>　　圖2. 6 photoshop生成位圖</p><p>　　GetBmpData是一個位圖與數(shù)據(jù)轉換程序。其特點是可以將BMP圖像根據(jù)實際需要采用不同的數(shù)據(jù)存儲形式。圖2.7為其操作界面。</p><p>　　本系統(tǒng)中使用了640*480分辨率的圖像，顏色深度為16位，這是基于硬件和顯示效果上的考慮。由于板載FLASH容量

91、為64MB，若采用24位高分辨率圖像的話，存儲空間顯然不夠。VGA控制器以每秒50HZ的速度刷新圖像，如果單個圖像過大，就需要更大的帶寬，對于FPGA來說也是一種負擔。其次在顯示效果上，對于15英寸的顯示器來說640*480與1280*1024時顯示的圖像并沒有明顯區(qū)別，當然文字除外。綜上所述，可以說640*480@16是最合適的方案。</p><p>　　圖2. 7 GetBmpData操作界面</p&g

92、t;<p>　　通過GetBmpData，我們可以得到.C格式的數(shù)據(jù)。從數(shù)據(jù)上看，24位的BMP數(shù)據(jù)與16位的BMP數(shù)據(jù)有明顯的區(qū)別。圖2.8、圖2.9分別為24bit數(shù)據(jù)和16bit數(shù)據(jù)。其中，24bit數(shù)據(jù)通過3組16進制數(shù)來描述一個點的色深，</p><p>　　如圖2.8中藍框部分0x00h、0x45h、0x6ah代表了第一行第一個像素中RGB三色的深度。每種顏色用兩位十六進制數(shù)來表示。圖2

93、.9藍框部分0xa2h、0xa0h則是在16bit下代表了第一行第一個像素中RGB三色的深度。而這兩種表示方法都是同一幅圖像不同算法下的體現(xiàn)。16位圖和24位圖在數(shù)據(jù)表現(xiàn)上有明顯的不同。24位圖可以用6位十六進制數(shù)來表示，換算成二進制數(shù)則為24位，RGB三色分別用8位二進制數(shù)來表示。而對于16位圖像來說，RGB用相同的位數(shù)來表示是不可能的，因此也出現(xiàn)了R5G6B5、B6G5R5等組合。本次將16位圖轉換成B5G6R5 的形式。</

94、p><p>　　圖2. 8 24位圖像結構</p><p>　　圖2. 9 16位圖像結構</p><p>　　將數(shù)據(jù)處理完成后將其加載至NIOS工作區(qū)中：</p><p>　　unsigned short bmpdata3[] = { </p><p>　　0xa2a0

95、,0xa2a0,0xa2a0,0xa2a0,0xa2a0,0xa2a0,0xa2a0,0xa2a0,</p><p>　　0xa2a0,0xa2a0,0xa2a0,0xa2a0,0xa2a0,0xa2a0,0xa2a0,0xa2a0,</p><p>　　0xa2a0,0xa2a0,0xa2a0,0xa2a0,0xa2a0,0xa2a0,0xa2a0,0xa2a0,</p>

96、<p>　　............</p><p>　　............</p><p><b>　　};</b></p><p>　　至于格式的限定以及讀取的方式在vga_example.c中有嚴格的限定。</p><p><b>　　3、設計實現(xiàn)</b></p>

97、<p>　　3.1模擬部分電路設計</p><p>　　MIC輸入的電流信號很小，需要經(jīng)過放大才可以進行處理。音頻信號有其特有的特點，因此這里可以使用特殊用途的音頻放大器。前文已經(jīng)描述過器件的選擇過程，這里文章將詳細討論這些模擬電路的設計。</p><p>　　本系統(tǒng)中FPGA的輸入端并沒有采用AD對信號進行采樣，這考慮到了一個時間延遲的問題。在聲音的傳播中，聲音的速度是340

98、m/s。在設計過程中我們假設三個MIC的距離在1m,成等邊三角形分布。如果在距離最近MIC一米的地方有一個聲源，其到達第一個MIC的時間是2.94ms，到達最遠MIC的時間將超過6ms。但是三者的時間差則會在2ms之內(nèi)。多通道串行AD的最大問題在于其工作方式上。</p><p>　　多通道串行AD的工作原理是，當?shù)谝煌ǖ赖臄?shù)據(jù)轉換傳送完畢后進入下一通道的數(shù)據(jù)轉換。在這個期間每個通道的數(shù)據(jù)會產(chǎn)生時間差。對于FPGA

99、來說，它讀取的信號是單路串行的，再經(jīng)過內(nèi)部的數(shù)據(jù)處理，必然又會產(chǎn)生另一個時間差。兩者相疊加時間差將會無法控制，最終可能出現(xiàn)NIOS核中讀取三路MIC的數(shù)據(jù)不在同一時間段。而在聲音采樣中也就是聲音不同步問題。</p><p>　　最終采用的方案是MIC采集聲音信號后進行放大并比較直接進入FPGA，這樣三組MIC將保持理論上的同步。當然這樣帶來了其他的問題，比如我們只能采集到高低電平而不能采集到聲音的幅度。</

100、p><p>　　3.1.1 MIC放大模塊設計</p><p>　　LM386是美國國家半導體公司生產(chǎn)的音頻功率放大器，主要應用于低電壓消費類產(chǎn)品。為使外圍元件最少，電壓增益內(nèi)置為20。通過在1、8管腳外接電容、電阻，便可將電壓增益調(diào)為任意值，最大增益為200。輸入端以地位參考，同時輸出端被自動偏置到電源電壓的一半。</p><p>　　圖3. 1 LM386的原理圖&

101、lt;/p><p>　　全芯片有8個管腳。6和4為供電和接地端接入5V和GND。1和8間通過加入電阻和電容可以調(diào)節(jié)放大倍數(shù)。圖3.2為標準連接圖，3和2管腳是放大器輸入端的正負輸入借口，2腳直接接地沒有漏電力流過大的問題。7管腳是旁路管腳，可以用于電路測試。5腳為輸出管腳，是放大信號的輸出。</p><p>　　圖3. 2 LM386應用電路</p><p>　　圖3.

102、3為根據(jù)實際情況設計的兩級放大圖。圖中共有三組放大電路，這對應三組相同的MIC，每一級放大25倍。兩級總共放大倍數(shù)為625倍，若MIC的輸入電壓為5mv，經(jīng)過放大后電壓應在3.1V左右。</p><p><b>　　圖3. 3設計電路</b></p><p>　　3.1.2比較模塊設計</p><p>　　LM339內(nèi)部包括有四個獨立的、高增益

103、、內(nèi)部頻率補償?shù)碾p運算放大器，適合于電源電壓范圍很寬的單電源使用，也適用于雙電源工作模式，在推薦的工作條件下，電源電流與電源電壓無關。它的使用范圍包括傳感放大器、直流增益模塊和其他所有可用單電源供電的使用運算放大器的場合。圖3.4為LM339原理圖。</p><p>　　圖3. 4 LM339原理圖</p><p>　　本系統(tǒng)將使用一片LM339構成三組滯回比較器。在LM339中，四個運算

104、放大器為并發(fā)操作，不會有先后問題，這也在很大程度消除了器件帶來的時間延遲的影響。圖3.5為系統(tǒng)中運用到的比較電路</p><p>　　圖3. 5比較器設計電路</p><p>　　系統(tǒng)這里需要做的是一個滯回比較器，作用是將前端放大的聲音信號轉換為電平信號。使用滯回比較器的原因是被比較的電壓VEE可調(diào)，同時滯回比較對信號有一個保持效果，能夠濾除瞬間的環(huán)境噪音或芯片自身帶來的毛刺現(xiàn)象。同時我們

105、把比較電壓設定在一個比較高的門限值，這樣能夠很好地濾除環(huán)境底噪。</p><p>　　LM339最大的好處就是其輸出是一個穩(wěn)定的電平，不需要在輸出端加穩(wěn)壓二極管便可達到效果。</p><p>　　輸出接口的穩(wěn)壓管能夠將輸出電壓牽制在3.3V以上。加上輸出電阻的幫助，這塊運放與后級FPGA3.3vI/O口的兼容性完全符合要求。</p><p>　　3.2 VGA顯示模

106、塊設計</p><p>　　3.2.1 VGA接口定義</p><p>　　表3. 1 VGA接口物理定義</p><p>　　顯示器輸入信號采用15針的VGA接口，表3.1為接口中的管腳分配，在系統(tǒng)設計中將通過對FPGA管腳分配將其與VGA對應管腳聯(lián)通。</p><p>　　下圖3.1中所示為VGA接口構造。這個接口已經(jīng)存在于開發(fā)板中，只要

107、進行管腳分配就可調(diào)用。</p><p>　　圖3. 6VGA接口構造</p><p>　　15針D型顯示器信號電纜連接器針腳說明如下：</p><p>　　第1，2，3腳輸人圖像的三基色模擬信號，它們是幅值為0.7V(峰－峰值)的正信號，輸入阻抗為75Ω；</p><p>　　第6，7，8腳分別接紅、綠、藍三信號線的屏蔽線；</p>