基于FPGA的誤碼率測試儀設(shè)計.pdf

1、誤碼儀是在通信系統(tǒng)的性能測試以及故障診斷中必不可少的設(shè)備，它用于對通信系統(tǒng)的可靠性檢測中，是檢驗數(shù)據(jù)傳輸質(zhì)量的重要手段。傳統(tǒng)的誤碼儀基于CPLD工作，結(jié)構(gòu)復(fù)雜，價格昂貴，而且不方便攜帶，隨著現(xiàn)代EDA設(shè)計技術(shù)的進步，越來越多的功能將由硬件設(shè)計師集中在單芯片上實現(xiàn)。文章分析了誤碼儀系統(tǒng)需求，制定出以FPGA為核心的星型結(jié)構(gòu)的誤碼儀設(shè)計方案，提出采用FPGA來完成誤碼儀測試模塊一體化設(shè)計，提高了系統(tǒng)功能擴展性和系統(tǒng)的集成度，使得各個功能模塊

2、均可得到詳細至邏輯門級的設(shè)計和改動。本設(shè)計研究了傳統(tǒng)誤碼儀的工作原理與結(jié)構(gòu)，并利用VHDL語言在FPGA芯片上模擬實現(xiàn)了絕大部分的傳統(tǒng)誤碼儀的功能。
　　 本設(shè)計主要分為誤碼儀硬件電路的設(shè)計和FPGA內(nèi)部功能的VHDL軟件設(shè)計兩個部分，硬件設(shè)計主要是CPU和FPGA的外圍電路設(shè)計以及它們之間的互聯(lián)。軟件設(shè)計主要是使用硬件編程語言VHDL編程，實現(xiàn)了傳輸速率在10/100/1000Mbps三種速率可調(diào)、9位，11位，15位，23位

3、，31位五種序列長度偽隨機碼碼型可選等誤碼儀主要功能。
　　 在誤碼儀的設(shè)計中采用以FPGA芯片為主的硬件設(shè)計，該單片F(xiàn)PGA芯片集測試碼發(fā)送，接收，統(tǒng)計，計算等功能于一體，加以外部少量輔助電路即可完成整個誤碼儀的設(shè)計，因此誤碼儀的體積，重量，成本得到了很大的精簡。
　　 文章最終完成了誤碼儀的系統(tǒng)的開發(fā)制作，包括誤碼儀硬件開發(fā)板的制作以及基于FPGA的誤碼儀內(nèi)核邏輯的開發(fā)，可以完成基本的誤碼儀功能，整個硬件開發(fā)成本低廉