AXIe接口技術(shù)研究及實(shí)現(xiàn).pdf

1、隨著現(xiàn)代科學(xué)技術(shù)的發(fā)展，自動(dòng)測(cè)試系統(tǒng)受到各國(guó)越來(lái)越多的重視。作為新一代自動(dòng)測(cè)試系統(tǒng)體系結(jié)構(gòu)，AXIe體系結(jié)構(gòu)在2009年由 AXIe聯(lián)盟提出。AXIe體系結(jié)構(gòu)建立在 AdvancedTCA基礎(chǔ)之上，并參考了LXI、PXI等現(xiàn)有總線技術(shù)。AXIe背板支持千兆以太網(wǎng)和PCI Express兩種接口通信方式，將LXI和PXI Express總線技術(shù)有效地融合在AXIe體系結(jié)構(gòu)之中。
　　本課題主要從機(jī)械特性、智能平臺(tái)管理系統(tǒng)、數(shù)據(jù)傳輸和

2、軟件標(biāo)準(zhǔn)等幾方面對(duì)AXIe體系結(jié)構(gòu)進(jìn)行了分析研究。在此基礎(chǔ)之上，本文提出了基于 PCI Express通信方式的AXIe接口技術(shù)方案，采用自帶PCI Express IP核的Arria II GX系列FPGA實(shí)現(xiàn)接口通信，并根據(jù)AXIe1.0體系結(jié)構(gòu)標(biāo)準(zhǔn)要求完成區(qū)域1和區(qū)域2電源、智能平臺(tái)管理總線、本地總線、觸發(fā)總線、同步與定時(shí)接口以及交換接口信號(hào)的硬件設(shè)計(jì)。
　　為滿足接口設(shè)計(jì)方案的通用性和可重用性，采用基于 Qsys的邏輯設(shè)計(jì)

3、流程。根據(jù)實(shí)際需求完成AXIe接口子系統(tǒng)、DDR2存儲(chǔ)邏輯以及儀器功能邏輯，并根據(jù)不同的應(yīng)用情況，設(shè)計(jì)兩種DDR2存儲(chǔ)器邏輯，以滿足大量數(shù)據(jù)傳輸?shù)膽?yīng)用。使用 LabWindows CVI完成上位機(jī)軟件的設(shè)計(jì)，并利用 VISA完成儀器驅(qū)動(dòng)程序開發(fā)。
　　為驗(yàn)證接口設(shè)計(jì)方案的可行性，設(shè)計(jì)了基于 AXIe接口方案的128路繼電器模塊，并搭建AXIe測(cè)試系統(tǒng)完成對(duì)AXIe接口的性能測(cè)試分析。測(cè)試結(jié)果表明，該模塊能夠成功實(shí)現(xiàn) PCI Exp