內存故障檢測方法的研究與優(yōu)化.pdf

1、隨著集成電路制作工藝的不斷發(fā)展和半導體尺寸的日益縮小，存儲器的密度越來越大。隨著存儲器密度和復雜度的快速增長，存儲器發(fā)生故障的概率越來越高，故障種類也越來越多，這使得存儲器的故障檢測面臨著巨大的挑戰(zhàn)。為了能夠檢測到更多的故障類型，存儲器故障檢測算法越來越復雜，檢測時間越來越長，檢測成本越來越大。另外，過去絕大部分檢測方法都是針對嵌入式存儲器而設計的內建自測試技術。內建自測試技術是在芯片電路內部建立測試控制結構，通過硬件功能對嵌入式存儲器

2、進行全面的檢測。這種方法更適用于嵌入式存儲器的故障檢測，并不適用于PC機。在日常生活中，PC機存儲器經常發(fā)生故障。為了滿足PC機存儲器故障檢測的需求，準確而快速的PC機存儲器故障檢測方法顯得尤為重要。
　　 針對以上問題，本文提出了兩種適用于PC機內存檢測的快速檢測方案。
　　 第一種方案：是利用Cache加快內存檢測速度的方案。論文詳細分析了Cache對內存故障檢測的影響，得出結論:對于單操作March單元可以使用Ca

3、che來加快算法的檢測速度。文章分析了MATS+、March X算法和Cache原理，提出了March Cache算法。實驗結果表明:與其他復雜的March類算法相比，該算法犧牲了部分耦合故障，但大大減少了內存檢測時間。其故障覆蓋率不低于MATS+和March X算法，檢測速度比MATS+算法提高了4.3倍，比March X算法提高了6.0倍。
　　 第二種方案：是結合硬件特征的并行內存故障檢測方案。該方案包含兩種并行內存檢測方

4、法:一個是根據DDR2的結構和工作原理而設計的芯片級并行，可以并行檢測一個DDR2內部的多個內存芯片;另一個是根據訪存控制器的結構和工作原理而設計的訪存控制器級并行，可以并行檢測多個DDR2內存條。實驗結果表明:對于芯片級并行，訪存帶寬越大（即并行檢測的芯片個數(shù)越多）并行檢測效果越好，從一個芯片到并行檢測8個芯片，內存的檢測時間幾乎是呈線性遞減的。對于訪存控制器級并行，訪存控制器數(shù)量越多并行檢測效果越好，從一個LMC到2個LMC，內存的