片上網絡(NoC)互連技術研究.pdf

1、集成電路發(fā)展至今已經進入了深亞微米時代，傳統的設計方法學需要進行相應的改進，片上網絡（Network-on-Chip，NoC）作為一種全新的設計方法學在最近十年發(fā)展迅猛，片上網絡的出現解決了片上系統（System-on-Chip，SoC）的單一總線的通信瓶頸問題。然而，做為 SoC的拓展，其內部互連極為復雜，在高的通信速率情況下，串擾現象非常明顯，這需要研究一些策略來避免或降低串擾，或者一些模型來估算串擾同時對無法避免的串擾引起的錯誤需

2、要一些糾錯機制來保證數據傳輸的可靠性。
　　為了對串擾和容錯進行深入的研究，本文首先構建了一個NoC平臺，對NoC的一些主要性能進行仿真。使用 SystemC語言設計了一個新的基于數據包優(yōu)先級的Round-Robin仲裁器，和一種新的路由器，設計了一個基于CreditBase流控策略，虛通道數為2，Flit寬度為16比特，Buffer深度為16，仲裁算法為改進Round-Robin，路由算法為改進XY路由算法的NoC，使用Xili

3、nx Virtex-4型FPGA對設計的NoC進行了原型設計，組后使用ISE開發(fā)工具進行了綜合，給出了綜合后信息。
　　在重點分析了MAF故障基礎上，使用HSPICE對MAF進行了仿真分析；使用基于概率的方法導出了一個近似估算信道串擾傳輸延時的數學模型，并用HSPICE進行了驗證，最后將分析了 CRC算法和 Hamming算法的優(yōu)劣，得出了Hamming算法更適合于NoC容錯設計，設計了Hamming編碼/解碼器并將之移植到NoC