分組密碼可重構(gòu)處理器的混合寄存器文件架構(gòu)研究.pdf

1、針對特殊領域中密碼算法動態(tài)重構(gòu)的需求，粗粒度可重構(gòu)處理器與專用密碼電路ASIC和定制指令集處理器ASIP相比，在性能和靈活性等關鍵指標方面具有更好的表現(xiàn)，已經(jīng)成為相關領域的重要實現(xiàn)手段。其中，寄存器文件的帶寬限制、訪存延時和映射方法成為影響分組密碼算法可重構(gòu)實現(xiàn)的設計瓶頸，本文重點研究了高面積效率（性能面積比）的分組密碼可重構(gòu)處理器中的寄存器文件。
　　本文從分組密碼的算法特征入手，統(tǒng)計分析了影響可重構(gòu)處理器的算法流程和數(shù)據(jù)特征，

2、為其架構(gòu)優(yōu)化提供理論支撐;抽象密碼算法循環(huán)核心、架構(gòu)資源和映射方法，建立面向分組密碼應用的可重構(gòu)處理器性能解析模型，優(yōu)化設計局部寄存器文件和全局寄存器文件;基于混合寄存器文件的研究結(jié)果，實現(xiàn)面向分組密碼算法的可重構(gòu)處理器。具體工作和創(chuàng)新點如下：
　　(1)針對全局寄存器資源限制導致的分組密碼可重構(gòu)處理器性能瓶頸，通過分析分組密碼算法的輪函數(shù)次數(shù)、密碼處理器的重構(gòu)行數(shù)和重構(gòu)過程的配置暫停時間等特征參數(shù)，提出架構(gòu)和算法特征依賴的全局寄

3、存器性能模型，并用于全局寄存器文件的設計參數(shù)優(yōu)化。實驗結(jié)果表明，在相同的算法集合和架構(gòu)特征約束下，采用本文性能模型優(yōu)化的全局寄存器文件，與同類研究相比算法性能平均提高17.24％。
　　(2)針對由于存儲容量大和互聯(lián)復雜度高而導致全局寄存器文件的面積資源開銷巨大的問題，通過分析分組密碼算法在輪函數(shù)之間相互獨立，輪函數(shù)寫后讀的數(shù)據(jù)依賴特點，基于減少寄存器互聯(lián)復雜度的策略，提出分組全互聯(lián)的分布式全局寄存器文件結(jié)構(gòu)，減少面積資源開銷。實

4、驗結(jié)果表明，相同數(shù)據(jù)訪問并發(fā)度的條件下，與同類研究相比寄存器文件面積資源開銷減少41.92％。
　　(3)針對局部寄存器在適配分組密碼算法中S-box內(nèi)容可變、結(jié)構(gòu)多樣的復雜需求，通過分析目標算法集合確定S-box的表數(shù)量、尺寸和輸入輸出位寬等約束，提煉滿足目標算法集合S-box需求的最小局部寄存器容量和最少訪存并發(fā)度，提出面向多種分組密碼算法的多端口統(tǒng)一結(jié)構(gòu)的跨域寄存器文件結(jié)構(gòu)，有效減少局部寄存器文件面積資源開銷。實驗結(jié)果表明，

5、在獲得算法最大并行度的基礎上，本文提出的局部寄存器文件結(jié)構(gòu)的面積開銷相比同類研究減少26.14％。
　　以上混合寄存器文件的研究成果應用于課題組研發(fā)的一款分組密碼可重構(gòu)處理器中，目前已經(jīng)完成流片前的物理設計。選取14種主流分組密碼算法作為實驗測試集合，對比分析不同寄存器文件，本文提出的混合寄存器文件架構(gòu)面積效率平均提高117.21％;與其他面向密碼應用的可重構(gòu)處理器采用的寄存器文件架構(gòu)對比，本文混合寄存器文件架構(gòu)的面積效率平均提高