可重構(gòu)分組密碼協(xié)處理器二維指令系統(tǒng)研究與設(shè)計(jì).pdf

1、可重構(gòu)分組密碼協(xié)處理器面臨著小型化、微型化智能移動(dòng)終端對(duì)功耗的挑戰(zhàn)，也同時(shí)面臨著云端服務(wù)器、大數(shù)據(jù)處理對(duì)性能的挑戰(zhàn)。提高密碼處理能效成為可重構(gòu)分組密碼協(xié)處理器亟待解決的關(guān)鍵問(wèn)題。本文研究并設(shè)計(jì)了具有高能效的分組密碼協(xié)處理器指令系統(tǒng)，能夠靈活實(shí)現(xiàn)多種分組密碼算法。
　　論文在分組密碼算法特征分析、處理器指令集體系結(jié)構(gòu)分析及現(xiàn)有可重構(gòu)分組密碼協(xié)處理器的功耗分析基礎(chǔ)上，以可重構(gòu)分組密碼協(xié)處理器的能效定義為出發(fā)點(diǎn)，建立可重構(gòu)分組密碼協(xié)處理

2、器能效模型。依據(jù)能效模型分析，提出了可重構(gòu)分組密碼協(xié)處理器二維指令集體系結(jié)構(gòu)。
　　論文在分析分組密碼算法三大處理特征的基礎(chǔ)上，特別地針對(duì)迭代處理特征和數(shù)據(jù)流處理特征為二維指令系統(tǒng)設(shè)計(jì)了輪式流水執(zhí)行結(jié)構(gòu)；針對(duì)相鄰操作互異性特征為二維指令系統(tǒng)設(shè)計(jì)了堆疊式并行處理結(jié)構(gòu)。
　　論文在分析現(xiàn)有可重構(gòu)分組密碼協(xié)處理器指令系統(tǒng)的基礎(chǔ)上，提出了一種面向分組密碼算法的支持指令重構(gòu)的二維指令系統(tǒng)。設(shè)計(jì)了二維指令系統(tǒng)指令束結(jié)構(gòu)、運(yùn)算類微指令集、

3、控制類微指令集。采用構(gòu)建平衡二叉樹的方法，對(duì)運(yùn)算類微指令集、控制類微指令集進(jìn)行編碼，縮短了指令位寬，降低了指令RAM的面積。確定了指令RAM和數(shù)據(jù)存儲(chǔ)RAM的容量，設(shè)計(jì)了二維指令系統(tǒng)的尋址方式和二維指令的寄存器虛擬描述方法。
　　在可重構(gòu)分組密碼協(xié)處理器的指令編程原則的基礎(chǔ)上，以AES算法為例進(jìn)行了編程說(shuō)明。搭建了一體化驗(yàn)證平臺(tái)，通過(guò)指令驗(yàn)證和系統(tǒng)驗(yàn)證證明了可重構(gòu)密碼協(xié)處理器的正確性。
　　在處理器面積、性能與能效上與基于V

4、LIW架構(gòu)的可重構(gòu)分組密碼協(xié)處理器進(jìn)行了比較。比較結(jié)果顯示：1）在同一工藝下處理器面積減少了約6273928μm2；2）對(duì)于常見的分組密碼算法，性能平均提高了1.17～3.89倍；3）對(duì)于常見的分組密碼算法，能效平均提高了1.7～5.66倍。與其他處理在性能方面進(jìn)行比較，比較結(jié)果顯示：對(duì)于DES、AES、IDEA三種常見密碼算法，多任務(wù)并行情況下協(xié)處理器的密碼處理性能是其他單核密碼處理器的1.1～8.92倍，是其他多核密碼處理器的0.4