射頻接收機中小數(shù)頻率綜合器數(shù)字模塊的設計與分析.pdf

1、隨著無線通信系統(tǒng)的迅速發(fā)展，用于提供高精度本振信號的高速度、寬范圍、低噪聲和低功耗的頻率綜合器也變得越來越重要。基于鎖相環(huán)(PLL)的頻率綜合器由于其高頻率、寬頻帶、高質量頻譜和易于集成等優(yōu)點，成為目前頻率綜合器的主流選擇。而鑒于整數(shù)分頻器的輸出頻率最小間隔等于參考信號的頻率造成頻率分辨率與環(huán)路帶寬之間的矛盾，所以小數(shù)分頻器應運而成。
　　本文深入研究了頻率綜合器，概述了其基本工作原理、基本分類及其優(yōu)缺點、性能指標和各個結構的實際

2、應用。同時，重點研究了基于PLL的小數(shù)分頻器。在比較其各種結構的優(yōu)缺點之后，結合本設計的實際應用，最終選擇了多級噪聲整形(MASH1-1-1)和單環(huán)(single loop)這兩種結構來實現(xiàn)其中的∑-Δ調制器，而其中的可編程分頻器則采用了脈沖吞吐除N的結構。
　　本文還研究了ASIC設計方法學、Verilog語言和PCB設計，并結合當前IC電路設計公司的主流布局布線工具ICC，采用代碼驗證、邏輯綜合、布局布線經(jīng)典數(shù)字IC電路設計流

3、程，成功設計了分別用于DAB系統(tǒng)和藍牙系統(tǒng)的基于PLL的∑-Δ小數(shù)分頻器。
　　在本文中，應用于DAB系統(tǒng)的小數(shù)分頻器采用了SMIC0.18μm CMOS工藝，鍵合測試結果表明，在1.8V電源電壓下，小數(shù)分頻器的工作頻率范圍為350MHz～460MHz，當輸入頻率為400MHz，分頻比為704.5時，輸出頻率為567.5kHz，滿足設計指標。芯片的核心面積約為0.1mm2。而用于藍牙系統(tǒng)的小數(shù)分頻器則采用了CSMC0.18μmCM