小數頻率綜合器中數字電路的研究與設計.pdf

1、通信技術的高速發(fā)展對無線射頻收發(fā)器的性能提出了更高的要求。頻率綜合器為射頻收發(fā)器中的發(fā)射機和接收機提供本振信號，其相位噪聲、鎖定時間、頻率分辨率、調諧范圍等性能直接影響著無線通信系統(tǒng)的性能。本文主要對頻率綜合器中關鍵的數字電路進行研究和設計，具體工作如下：
　　1)采用MATLAB和CppSim分析已有調制器，指出已有調制器難以有效消除小數雜散的問題。為此，提出了一種新型的MASH1-1-1調制器，該調制器在傳統(tǒng)調制器的基礎上設置

2、量化器的量化間隔為素數，并且在相鄰調制器之間增加了前饋網絡，使調制器的序列周期達到了P3，有效地消除了量化噪聲功率譜密度中的雜散問題，其中P為素數量化間隔。采用CppSim仿真了使用不同調制器結構時得到的頻率綜合器相位噪聲的性能。仿真結果表明，采用新型調制器可以有效地消除小數雜散，提高了頻率綜合器的相位噪聲性能。
　　2)采用直接計數壓控振蕩器的輸出頻率信號，對參考時鐘計數64個時鐘周期，并引入四舍五入的方式，使殘余分數誤差降低至

3、2-7· fref，解決了自動頻率校準中分數誤差導致鎖相環(huán)的相位噪聲性能差與無法鎖定的問題。使用了二進制搜索算法對最佳調諧曲線進行搜索，降低了鎖相環(huán)的粗調諧時間，解決了線性搜索算法耗時長的問題。使用了有限狀態(tài)機的設計方法對自動頻率校準進行設計和仿真。
　　3)定制了一種基于四線SPI接口的通信協(xié)議，增加了芯片數據讀寫的可靠性。采用Verilog HDL語言設計與仿真了Sigma-Delta調制器、自動頻率校準、SPI接口電路。使用