GaN高電子遷移率晶體管耐壓機理研究.pdf

1、本文系統(tǒng)地研究了基于微波功率放大器應(yīng)用的GaN高電子遷移率晶體管（HEMT）的耐壓機理和相關(guān)的可靠性。重點分析了引起GaN HEMT擊穿的兩個主要機制：
　　1）緩沖層漏電機制；
　　2）柵極泄漏電流機制。高電場也會引起這兩種漏電增大，導(dǎo)致?lián)舸?br>　　本文結(jié)合測試和仿真，深入研究了器件結(jié)構(gòu)參數(shù)、工藝條件對于GaN HEMT器件擊穿特性的影響，并提出對高壓高可靠性器件設(shè)計具有指導(dǎo)意義的方法。取得的主要研究成果有：

2、　　1.制作非故意摻雜GaN溝道厚度不同的 AlGaN/GaN HEMTs。gate-lag和drain-lag脈沖測試技術(shù)被用來表征與陷阱相關(guān)的電流崩塌，實驗結(jié)果表明這兩種器件中的電流崩塌主要來自于緩沖層陷阱效應(yīng)，而不是器件表面態(tài)的影響。厚溝道器件的電流崩塌低于薄溝道器件，表明溝道厚度的增加降低了緩沖層的陷阱效應(yīng)。
　　2.運用漏極電流注入方法和關(guān)態(tài)應(yīng)力測試來表征器件的關(guān)態(tài)擊穿特性，結(jié)合這兩種方法初步判斷所研究器件擊穿的來源。實

3、驗結(jié)果表明這兩種器件中的關(guān)態(tài)擊穿是源端注入的電流觸發(fā)的。HEMT溝道厚度從50 nm增加到150 nm，雖然器件在關(guān)斷狀態(tài)時的電流有所增大，但是器件的擊穿電壓從90 V提高到120 V。運用降額思維實現(xiàn)了擊穿電壓與電流崩塌的雙贏。
　　3.為了更深入的研究不同溝道厚度GaN HEMTs的擊穿機理，并解釋實驗現(xiàn)象，利用Atlas二維仿真工具建立了實際器件的仿真模型，根據(jù)實際測試結(jié)果修正仿真模型，最終使得仿真的器件電學(xué)特性與實際測試結(jié)

4、果一致。接著進一步分析器件能帶結(jié)構(gòu)和電場分布，結(jié)合測試以及仿真，研究溝道厚度對于器件緩沖層漏電和關(guān)態(tài)擊穿特性的影響。仿真結(jié)果表明厚溝道器件擊穿電壓提高是因為溝道厚度的增加弱化了柵下溝道以及緩沖層的橫向電場。厚溝道器件源端泄漏電流較大是因為溝道背部DIB L效應(yīng)更嚴(yán)重，即加相同漏壓，厚溝道器件的緩沖層勢壘降低更多，從而造成從源端通過緩沖層注入到漏極的電子更多。因此對于AlGaN/GaN HEMTs需要選擇優(yōu)化的溝道厚度以及外延層結(jié)構(gòu)來降低

5、緩沖層漏電并提高擊穿電壓。
　　4.分別用低壓化學(xué)氣相沉積（LPCVD）和等離子增強化學(xué)氣相沉積（PECVD）法生長SiN，制作兩種不同表面的AlGaN/GaN HEMTs，研究柵極漏電機制。設(shè)計雙柵測試結(jié)構(gòu)，將柵極泄漏電流的表面橫向電流和垂直電流區(qū)分測試，并分別測試兩種器件表面電流和垂直電流。通過脈沖I-V測試初步分析兩種工藝鈍化的器件的表面態(tài)密度，發(fā)現(xiàn)LPCVD鈍化的器件的表面態(tài)密度更低。LPCVD鈍化降低表面態(tài)密度以及表面漏

6、電的效果更好，但是卻增大了垂直電流；LPCVD鈍化的器件中的主要漏電途徑是肖特基垂直漏電。而PECVD鈍化的器件中的表面漏電更嚴(yán)重，是導(dǎo)致關(guān)態(tài)擊穿的主要原因，并且隨著柵壓負(fù)向增大而增大，隨著雙柵間距減小而增大。高密度表面態(tài)導(dǎo)致的二維可變程跳躍傳導(dǎo)機制是PECVD鈍化器件表面泄漏電流的主要機制。表面漏電是導(dǎo)致PECVD鈍化器件擊穿的直接原因。雖然降低表面態(tài)密度對于減小表面泄漏電流很重要，但是必須結(jié)合其他工藝防止垂直漏電增大，從而實現(xiàn)更高的