北斗四陣元自適應(yīng)抗干擾信號處理硬件平臺的設(shè)計.pdf

1、隨著電磁環(huán)境的日益惡劣和人為干擾的日益增多，抗干擾能力逐漸成為衛(wèi)星導(dǎo)航接收機(jī)中所必需的。目前常用的有空域、時域和頻域等抗干擾技術(shù)，這些單維域的抗干擾技術(shù)在特定的環(huán)境中抗干擾效果較好，但是它們的穩(wěn)定性無法保證，因此多維域聯(lián)合抗干擾的技術(shù)就越來越受到人們的關(guān)注。多維域結(jié)合了單維域抗干擾技術(shù)的優(yōu)點(diǎn)，抗干擾性能也更好，但是他的抗干擾算法也更復(fù)雜、數(shù)據(jù)處理量也更大，這就對抗干擾處理的硬件系統(tǒng)的數(shù)字信號處理的速率、數(shù)據(jù)處理量的能力提出了更高的要求。

2、在研究了北斗導(dǎo)航自適應(yīng)抗干擾硬件平臺的特性要求后我們確定了基于FPGA和DSP組合抗干擾的硬件設(shè)計方案。FPGA與DSP的組合的方案，使FPGA的高速、復(fù)雜組合邏輯和時序邏輯控制能力與DSP的高速數(shù)據(jù)處理能力相結(jié)合，不僅滿足了系統(tǒng)對處理器高性能的要求也滿足了FPGA資源的要求。
　　 本文采用了14位的高速、高精度的A/D轉(zhuǎn)化，并使用FPGA和DSP對其進(jìn)行控制與管理。對數(shù)據(jù)處理的流程及各個部分通信接口的信號控制與傳輸作了分析，