高精度SigmA-Delta調(diào)制器研究擴(kuò)ASIC實現(xiàn).pdf

1、過采樣求和-增量(Sigma-Deltaor∑△)A/D轉(zhuǎn)換器(ADC)是目前高精度ADC領(lǐng)域中最為流行的一種結(jié)構(gòu)。集成電路制造工藝的飛速發(fā)展使得∑△ADC以速度換精度的想法得以很好的實現(xiàn)。在音頻，數(shù)字電視以及無線通信和石油勘探領(lǐng)域，∑△ADC都有著廣泛的應(yīng)用?！啤鰽DC結(jié)構(gòu)在上世紀(jì)60年代早期被提出，限于當(dāng)時集成電路工藝水平的限制，在開始提出后，并不被重視，直到70年代后期，隨著集成電路工藝水平的進(jìn)步，其速度換取精度的想法才逐漸被重視

2、，整個80年代∑△ADC經(jīng)歷了飛速發(fā)展，出現(xiàn)了很多的理論模型和研究論文。從原理上講，∑△ADC前端模擬調(diào)制器的階數(shù)越高，其噪聲調(diào)制性能就越好，然而高階調(diào)制器具有一個嚴(yán)重問題，即穩(wěn)定性差，信號輸入范圍小。通常在設(shè)計中，都是通過仿真來確定高階調(diào)制器的穩(wěn)定輸入范圍。雖然自結(jié)構(gòu)提出以來，∑△ADC結(jié)構(gòu)模型和研究論文層出不窮，但直到目前，尚未提出一套理論體系來指導(dǎo)如何設(shè)計出寬輸入動態(tài)范圍，穩(wěn)定性高的高階調(diào)制器。如何設(shè)計高精度，高階穩(wěn)定的∑△ADC

3、依然是研究的熱點和難點。
　　 ∑△ADC總體結(jié)構(gòu)上可分為兩個部分：前端模擬調(diào)制器和后端數(shù)字濾波器。對于數(shù)字濾波器，無論是結(jié)構(gòu)模型，還是實現(xiàn)技術(shù)都較為成熟，且只涉及到數(shù)字電路設(shè)計，相對前端模擬調(diào)制電路較為簡單。在∑△ADC中，后端數(shù)字濾波器通常分為兩級，第一級濾波器主要實現(xiàn)數(shù)字抽取，降低采樣率，通常使用較多的通過移位鏈實現(xiàn)的梳狀(Comb)濾波器；第二級通常為有限沖擊響應(yīng)(FIR)濾波器，在完成降頻的同時用以防混疊。對∑一△AD

4、C精度起著決定影響是前端模擬調(diào)制器部分，這是∑△ADC的主要研究內(nèi)容和方向。模擬調(diào)制器完成噪聲調(diào)制作用，本質(zhì)上是一個模擬濾波網(wǎng)絡(luò)，通過多級級聯(lián)結(jié)構(gòu)，將基帶噪聲擠壓到高頻處，而后通過后端數(shù)字濾波器將這些被擠壓到高頻處的噪聲濾除，從而實現(xiàn)高精度的AD變換。模擬調(diào)制器單環(huán)結(jié)構(gòu)中的級聯(lián)級數(shù)也被稱為階數(shù)，階數(shù)越高，噪聲調(diào)制性能越好，然而穩(wěn)定性越差，穩(wěn)定輸入信號范圍越小。目前采用較多的是單環(huán)4階調(diào)制結(jié)構(gòu)。1階，2階調(diào)制器是絕對穩(wěn)定的，于是產(chǎn)生了使用

5、1階或2階單環(huán)結(jié)構(gòu)疊加的調(diào)制器，這被稱為MASH結(jié)構(gòu)，MASH結(jié)構(gòu)從根本上解決了穩(wěn)定性問題，但是其自身的問題是要求各單環(huán)結(jié)構(gòu)之間匹配性精確，這對實際的電路制造工藝提出了極高的要求，以目前的制造工藝而言，MASH結(jié)構(gòu)的噪聲調(diào)制性能仍然無法匹敵單環(huán)高階結(jié)構(gòu)。研究單環(huán)高階高穩(wěn)定性的∑△模擬調(diào)制器依然是目前較為流行的一個方向。本文研究內(nèi)容也集中在前端模擬調(diào)制器，主要包括如下幾個方面：一是采用根軌跡圖的方法分析模擬調(diào)制器穩(wěn)定性問題，采用此方法，只

6、要給出調(diào)制器噪聲傳遞函數(shù)，即可給出調(diào)制器的穩(wěn)定輸入信號范圍。二是在前人研究的基礎(chǔ)上，分析提出設(shè)計高階模擬調(diào)制器的統(tǒng)一方法。利用此方法可快速完成一個基本滿足設(shè)計指標(biāo)的調(diào)制器的噪聲傳遞函數(shù)。三是對當(dāng)前比較流行的模擬調(diào)制器結(jié)構(gòu)進(jìn)行了分析，在此基礎(chǔ)上，結(jié)合具體實例，給出了如何根據(jù)設(shè)計所需的噪聲性能選擇結(jié)構(gòu)完成具體設(shè)計。四是在所選擇結(jié)構(gòu)的基礎(chǔ)上，給出了一個單環(huán)4階∑△模擬調(diào)制器的ASIC電路具體設(shè)計和實現(xiàn)過程。
　　 本文結(jié)構(gòu)安排如下：<

7、br>　　 第一章為論文緒論部分，介紹了論文研究背景，∑△ADC發(fā)展歷史，論文研究內(nèi)容，創(chuàng)新點等。
　　 第二章著重分析∑△調(diào)制器的主要常見結(jié)構(gòu)，提出結(jié)構(gòu)模型，利用根軌跡圖方法對高階調(diào)制器穩(wěn)定性進(jìn)行了詳細(xì)的分析。本章最后對部分MASH結(jié)構(gòu)也進(jìn)行了介紹。
　　 第三章在前文分析的基礎(chǔ)上，完成了一個單環(huán)4階∑△調(diào)制器原理圖設(shè)計，并對構(gòu)成調(diào)制器各模塊的非線性，非理想性因素進(jìn)行了討論和模型提取，使用Matlab進(jìn)行了模型仿真，

8、對原理圖設(shè)計的正確性進(jìn)行了驗證。
　　 第四章在第三章設(shè)計得到的原理圖的基礎(chǔ)上詳細(xì)的討論了晶體管級電路實現(xiàn)，給出了前仿真結(jié)果，進(jìn)一步驗證原理圖設(shè)計的正確性。
　　 第五章則給出了∑△調(diào)制器主要模塊的版圖設(shè)計以及各模塊的后仿真結(jié)果，最后給出了整個∑A調(diào)制器版圖設(shè)計后的后仿真結(jié)果，對整個調(diào)制器設(shè)計的正確性進(jìn)行最后的確認(rèn)和驗證。
　　 第六章構(gòu)建測試平臺對流片芯片進(jìn)行了實際測試和功能驗證，給出了基本測試結(jié)果。