高精度sigma-delta ADC的研究與設計.pdf

1、高精度、低功耗模數轉換器是當今研究的熱點之一。Sigma-delta模數轉換器(∑-△ADC)在各種模數轉換器中脫穎而出，通過采用過采樣、噪聲整形以及數字濾波技術，降低對模擬電路的設計要求，實現(xiàn)了其他類型ADC無法達到的高精度和低功耗。然而，Σ-△ADC也存在一定的缺點，那就是難以做到高速的性能。因此，未來的Σ-△ADC將面臨同時具備高速、高精度和低功耗性能的挑戰(zhàn)。
　　 ADC的系統(tǒng)指標是衡量其性能的依據，因此對各種性能指標的

2、說明及其重要。ADC系統(tǒng)作為一種獨特的電路系統(tǒng)，其性能指標分為動態(tài)特性如信噪比、動態(tài)范圍以及無雜波動態(tài)范圍等和靜態(tài)特性如積分非線性、微分非線性等，本文對這些性能指標都進行了系統(tǒng)的闡述，并以圖表的形式進行了直觀的說明。
　　 Σ-△ADC的主體部分是模擬調制器和數字濾波器。本文對Σ-△ADC的系統(tǒng)設計進行了深入的研究，采用Matlab軟件進行建模和系統(tǒng)仿真，總結了一套完整的設計方法。根據過采樣率、精度和動態(tài)性能的要求，得出了調制器

3、所需的階數以及前饋因子、反饋因子和積分器增益因子。通過Matlab軟件仿真，預測出了實際調制器可以達到的性能。
　　 模擬調制器的設計中，各種非理想因素會極大地影響∑-△調制器的性能。因此，必須對各種非理想因素進行系統(tǒng)的、量化的分析。本文對各種非理想因素如運放有限直流增益、有限帶寬和擺率、輸出擺幅限制、開關非線性、時鐘抖動、采樣電容熱噪聲等都進行了量化分析，從而為隨后的電路設計提供了設計依據。
　　 ∑-△ADC的模擬調

4、制器電路級設計采用2階單環(huán)多位結構，結合優(yōu)化了的前饋、反饋系數，實現(xiàn)了高精度的ADC系統(tǒng)。為了減少量化噪聲，采用了4位量化器。通過采用新型時鐘饋通補償技術的自舉開關，降低了輸入級的采樣開關非線性給調制器輸出信號引入的諧波失真成分，從而提高了系統(tǒng)的動態(tài)性能。由于本文設計的Σ-△ADC信號帶相對較窄，因此高增益的運放是獲得高精度Σ-△ADC至關重要的指標之一。本設計采用兩級運算放大器結構，第一級為共源共柵結構，第二級采用共源放大器。運算放大

5、器的共模反饋電路采用開關電容結構，增大了其輸出擺幅。量化器中的比較器采用一種改進型甲乙類鎖存比較器，通過理論分析和優(yōu)化設計并合理地選擇回踢噪聲減小技術，所設計的比較器具有高靈敏度和低功耗的特點，且回踢噪聲小。
　　 多位量化器的非線性會嚴重影響系統(tǒng)的性能，故必須使用數字校正技術來校正4位量化器所引入的非線性。采用動態(tài)元件匹配技術中既簡單又實用的數據權重平均技術，將量化噪聲進行了隨機處理，從而提高其動態(tài)性能，且不大幅度地增大系統(tǒng)的

6、功耗和面積。合理設計電路中的采樣電容和積分電容的大小，不僅降低了系統(tǒng)的面積，也降低了系統(tǒng)的功耗。高精度的帶隙基準源為電路提供所需的電壓和電流。兩相互不交疊時鐘的使用降低了系統(tǒng)由于時鐘的誤差所引入的噪聲。
　　 數字抽取濾波器采用全數字電路實現(xiàn)，因此面積和功耗成為其設計的難點。本文設計了一個帶寬21.77kHz，輸入采樣頻率6.144MHz，降采樣率為32的數字降采樣濾波器。在理論分析的基礎上，首先對濾波器的系統(tǒng)結構進行了設計，在

7、確定采用多級結構之后，分別對各級濾波器的具體結構進行了分析、比較和設計。然后在具體的硬件設計上，對濾波器的系數量化和中間濾波器位寬進行了詳細的分析，在滿足濾波器的設計目標下，采用最優(yōu)的選擇。本文設計的數字抽取濾波器采用多級結構實現(xiàn)，顯著的減少了數字電路的運算量和所需的存儲單元，分解后的多級濾波器的運算量和存儲量要遠小于未分解的單個濾波器。最后的仿真結果顯示，數字降采樣濾波器組的設計符合預期的要求。經過數字濾波器后的信號采樣頻率為奈奎斯特