Sigma-delta ADC數(shù)字濾波器設(shè)計與優(yōu)化.pdf

1、隨著數(shù)字化傳感器的發(fā)展,對高精度的ADC的需求日益強烈,Sigma-deltaADC正是在這種環(huán)境下應(yīng)運而生。由于其較高的精度和相對較低的工藝要求,使得它在信號處理領(lǐng)域備受關(guān)注。而數(shù)字抽取濾波器作為Sigma-deltaADC的一部分,它的主要作用是降低系統(tǒng)的采樣頻率,使電路工作在奈奎斯特頻率;同時可以濾除頻帶外的量化噪聲,提高ADC的信噪比;另外還可以起到抗混疊濾波作用。數(shù)字抽取濾波器對整個ADC的面積和功耗起著至關(guān)重要的作用,所以對

2、數(shù)字濾波器的設(shè)計顯得尤為重要。
　　本設(shè)計的目標(biāo)是基于課題組設(shè)計完成的四階Sigma-delta微加速度計接口電路,設(shè)計一款高精度的數(shù)字抽取濾波器,實現(xiàn)128倍降采樣,截止頻率1kHz,具有24位輸出精度。本設(shè)計采用的是三級級聯(lián)結(jié)構(gòu):第一級是適合于高頻的CIC濾波器,實現(xiàn)32倍抽取;第二級是將半帶濾波器和幅度矯正濾波器整合在一起的補償濾波器,這樣既能實現(xiàn)CIC通帶補償,也能實現(xiàn)2倍抽取;第三級是半帶濾波器實現(xiàn)2倍抽取,同時半帶濾波

3、器都采用了多相直接對稱結(jié)構(gòu)和CSD編碼技術(shù),降低了芯片面積和功耗。
　　在電路設(shè)計中,采用了Simulink搭建系統(tǒng)級結(jié)構(gòu)圖并進行仿真;并對仿真之后的電路進行RTL級代碼編寫,使用已有的四階調(diào)制器作為信號源,利用MATLAB/Modelsim聯(lián)合仿真,驗證代碼的正確性;對仿真之后的代碼進行FPGA驗證和DC綜合。最終驗證了設(shè)計的濾波器整體性能良好,核心面積為956027.3μ的單元面積,功耗為27.84mW,滿足設(shè)計要求,達到了預(yù)