Sigma-Delta ADC中多級數(shù)字抽取濾波器的研究與設計.pdf

1、Sigma-Delta ADC由前級的Sigma-Delta調(diào)制器和后級的抽取濾波器組成，雖然Sigma-Delta ADC的轉(zhuǎn)換精度和速率主要由調(diào)制器決定，但抽取濾波器卻決定了整個芯片的面積和功耗。在如今IC設計追求低成本低功耗的情況下，對Sigma-Delta ADC中數(shù)字濾波器的研究也具有十分重要的意義。
　　本文先研究了Sigma-Delta調(diào)制器的原理、過采樣技術和噪聲整形以及多位量化技術，再根據(jù)調(diào)制器的特性確定合適的濾

2、波器結構。文中分析了數(shù)字濾波器抽取濾波的原理，為了節(jié)省硬件資源而采用多級濾波器級聯(lián)的結構。第一級濾波器采用CIC抽取濾波器，實現(xiàn)32倍降采樣；第二級采用CIC補償濾波器來補償CIC抽取濾波造成的通帶衰減，用inverse sinc濾波器實現(xiàn)，并實現(xiàn)2倍降采樣；第三級采用半帶濾波器，也實現(xiàn)2倍降采樣。把三級濾波器級聯(lián)，就實現(xiàn)了我們所要求的工作在采樣速率為6.4MHz、過采樣率為128、數(shù)據(jù)精度為14bit、信號帶寬為25kHz、信噪比大于

3、85dB的濾波器。
　　文中詳細的分析了每級濾波器的實現(xiàn)原理和結構，完成了每級濾波器的設計并用Verilog實現(xiàn)，并對后兩級濾波器采用CSD系數(shù)優(yōu)化、多相結構等進行了優(yōu)化。最后通過Simulink建模仿真、Verilog代碼仿真和FPGA驗證三個方面對完成的抽取濾波器進行了性能、功能的仿真，結果表明達到了預定的設計目標。另外，本文還對CSD和Factored-CSD編碼、FIR濾波器直接型結構和直接型轉(zhuǎn)置形式結構在硬件上的實現(xiàn)進行