基于FPGA的高精度電壓監(jiān)測儀檢驗裝置的研究與設計.pdf

1、電壓監(jiān)測儀是一款具有對電力系統(tǒng)正常運行狀態(tài)緩慢變化所引起的電壓偏差進行連續(xù)監(jiān)測、統(tǒng)計功能的電子式儀器或儀表。作為監(jiān)測電壓質(zhì)量的重要工具，其可靠性和精確性對電量準確無誤的統(tǒng)計、保證電網(wǎng)的安全供電發(fā)揮著至關重要的作用。然而伴隨著電壓監(jiān)測儀的長期使用，儀表器件的老化、參數(shù)的溫漂、外界環(huán)境影響等因素均會導致電壓監(jiān)測儀的測量準度降低，因此需要對其進行定期的檢驗。本文正是針對這一問題，設計開發(fā)了一款基于FPGA(Field Programmable

2、 Gate Array)的直接數(shù)字合成(Direct Digital Synthesis，DDS)技術的電壓監(jiān)測儀檢驗裝置，保證電壓監(jiān)測儀得到及時準確的檢驗。
　　首先，本文介紹了課題的選題背景及國內(nèi)外的研究現(xiàn)狀，給出電壓監(jiān)測儀檢驗裝置的技術指標。其次，講述了該裝置實現(xiàn)的功能和工作流程，并陳述了系統(tǒng)總體結構設計方案。再次，論述了直接數(shù)字頻率合成技術(DDS)的工作原理，從相位的概念出發(fā)按一定的相位間隔，將待產(chǎn)生波形幅度的二進制數(shù)據(jù)

3、存儲于高速存儲器作為查找表進行頻率合成，使輸出相位連續(xù)，提高了頻率分辨率。然后，詳細闡述了FPGA外圍電路、D/A數(shù)模轉換電路、濾波電路、功率放大電路的設計方案;并利用Multisim軟件對各部分電路進行了理論仿真試驗，結果表明所設計的電壓監(jiān)測儀檢驗裝置方案的可行性。
　　最后，在研發(fā)的試驗樣機上進行了測試，結果表明設計的檢驗裝置能夠產(chǎn)生精度為0.05級的標準電壓源，并能夠動態(tài)地顯示信號頻率以及正弦信號電壓的瞬時值。設計裝置輸出信