基于FPGA進(jìn)位鏈的高精度測(cè)時(shí)儀研制.pdf

1、在戰(zhàn)斗部破片速度測(cè)試及引信速度裝定中，時(shí)間間隔測(cè)量的準(zhǔn)確性對(duì)速度測(cè)試和引信裝定的結(jié)果有很大的影響，測(cè)試和裝定結(jié)果的準(zhǔn)確可靠依賴(lài)于高精度的測(cè)時(shí)設(shè)備。本文在對(duì)當(dāng)前測(cè)時(shí)方法的研究和測(cè)時(shí)儀現(xiàn)狀調(diào)研的基礎(chǔ)上，提出了采用快速進(jìn)位鏈提高測(cè)時(shí)精度的方法，并針對(duì)目前時(shí)間校準(zhǔn)存在的問(wèn)題提出了一種基于碼密度法的延時(shí)時(shí)間校準(zhǔn)方法。通過(guò)在所選用的大容量FPGA上設(shè)計(jì)的捕捉模塊，粗測(cè)時(shí)模塊、細(xì)測(cè)時(shí)模塊、編碼器模塊等功能模塊，實(shí)現(xiàn)了基于FPGA進(jìn)位鏈的測(cè)試方法和校準(zhǔn)

2、方法。
　　為了提高測(cè)時(shí)儀的測(cè)時(shí)效率，經(jīng)過(guò)詳細(xì)分析脈沖計(jì)數(shù)法和進(jìn)位鏈延時(shí)線(xiàn)測(cè)時(shí)的特點(diǎn)和精度，采用了粗測(cè)時(shí)和細(xì)測(cè)時(shí)相結(jié)合的測(cè)時(shí)方法，粗測(cè)時(shí)部分使用脈沖計(jì)數(shù)法，細(xì)測(cè)時(shí)部分使用在FPGA內(nèi)構(gòu)建的進(jìn)位鏈延時(shí)線(xiàn)測(cè)時(shí)。深入研究了延時(shí)線(xiàn)校準(zhǔn)和解決大延時(shí)問(wèn)題的解決方法，結(jié)合測(cè)時(shí)儀的計(jì)數(shù)指標(biāo)，將這兩種方法融入了總體方案的設(shè)計(jì)中。為了高速可靠地完成對(duì)測(cè)時(shí)儀的數(shù)據(jù)處理和控制，同時(shí)充分地利用片內(nèi)資源，在FPGA內(nèi)定制了NiosⅡ處理器，并針對(duì)NiosⅡ處