基于FPGA快速進位鏈的高精度TDC系統(tǒng)的設(shè)計與研究.pdf

1、時間在物理學(xué)以及各個領(lǐng)域的發(fā)展中都起著非常關(guān)鍵的作用，時間間隔的測量更是在數(shù)字通信、航天航空、計量以及導(dǎo)航定位中有著相當(dāng)廣泛的應(yīng)用，因此對時間間隔進行測量在各個領(lǐng)域中也是一個非常重要的技術(shù)。
　　高精度時間測量技術(shù)的方法很多，本課題中所使用的方法是基于FPGA的快速進位鏈的內(nèi)插技術(shù)實現(xiàn)對時間間隔的精密測量，測量出待測量的信號到達不同兩個基站之間的時間差距，通過得到的高精度時間差，從而可以得到相應(yīng)的距離差，用多次測量得到的數(shù)據(jù)來繪制

2、以這兩個不同基站為焦點的一條雙曲線，經(jīng)過這樣的方法得到的兩條或者多條雙曲線的相交處，就是所要尋找的兩個基站的具體位置信息，從而達到定位的目的。其中對兩個信號之的時間差進行精密測量就是通過時間-數(shù)字轉(zhuǎn)換器TDC來實現(xiàn)的。
　　本文主要研究了基于FPGA內(nèi)部快速進位鏈來對時間間隔進行的測量的實現(xiàn)方法，其中對構(gòu)成快速進位鏈的相關(guān)邏輯模塊進行了研究，并主要圍繞進位鏈形成的方式和規(guī)律進行了討論;在時序仿真時，發(fā)現(xiàn)信號在到達進位鏈的過程中存在

3、一定程度的走線延時，通過ISE中的設(shè)計工具Plan Ahead以及FPGA Editor對一些重要的信號傳輸路徑做相關(guān)的調(diào)整，去除了由于信號傳輸路徑的長度不同而導(dǎo)致時延不一樣的結(jié)果，從而減小了最后的測量誤差。
　　論文通過改變待測的時間間隔的大小對設(shè)計進行了大量的測試，利用ISE與Modelsim相結(jié)合，對設(shè)計進行仿真。直到仿真結(jié)果能夠達到預(yù)期的要求之后，生成比特流文件，再將該文件下載到Xilinx公司的Spartan-6開發(fā)板中

4、進行板級驗證，通過片上邏輯分析儀Chipscope Pro對信號進行實時地分析和觀察，通過得到的相關(guān)結(jié)果再對設(shè)計進行不斷地修改和完善。最后本時間間隔測量系統(tǒng)能夠達到的測量精度是120ps，測量的動態(tài)范圍可根據(jù)所用的寄存器的大小靈活地變動，在本設(shè)計中所使用的16位的寄存器，測量的動態(tài)范圍可達到700ns。
　　實驗的驗證結(jié)果表明，通過FPGA內(nèi)部資源形成的快速進位鏈來實現(xiàn)對時間間隔的測量有電路設(shè)計簡潔、分辨率較高、測量范圍的靈活性大