多通道數(shù)據(jù)采集與處理系統(tǒng)設計與實現(xiàn).pdf_第1頁
已閱讀1頁，還剩82頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、數(shù)控機床狀態(tài)監(jiān)控是保障生產(chǎn)加工的前提，本課題基于ARM+FPGA架構的數(shù)據(jù)采集與處理技術，研發(fā)了一款以AM3352和EP4CE10F17C8N為處理器的32通道數(shù)據(jù)采集與處理系統(tǒng)。
　　根據(jù)設計要求的技術指標在硬件平臺章節(jié)進行核心數(shù)字電路設計；基于并行采集ADC芯片（AD7655）數(shù)模混合電路的原理圖和PCB設計。最后進行板卡測試。
　　軟件設計以數(shù)據(jù)流向為主線，重點介紹了分時復用可配置型FIR濾波器設計和多通道實時數(shù)據(jù)傳輸

2、和存儲技術的實現(xiàn)。
　　在FPGA內部建立主從狀態(tài)機模型實現(xiàn)單板16通道并行數(shù)據(jù)分時占用總線的采集控制功能。濾波是信號處理中常用方法，先在MATLAB/Simulink內建立FIR數(shù)字濾波器模型并進行仿真分析。由ARM動態(tài)配置系數(shù)給FPGA，利用FPGA自帶硬件乘法器實現(xiàn)四通道分時占用可配置型FIR濾波算法，實驗得出濾波后信號質量較好。
　　同時，在FPGA設計類乒乓操作模塊，通過雙端口RAM完成了多通道數(shù)據(jù)的次序緩存。AR

3、M開辟EDMA3傳輸通道批量（1024個/幀）讀取FPGA內部乒乓RAM緩存的AD數(shù)據(jù)。內核通過開辟可變環(huán)形緩沖區(qū)，實現(xiàn)AD數(shù)據(jù)寫入移動硬盤內自動創(chuàng)建的時間戳命名、固定大小的文件。通過在Linux內核添加Xenomai補丁來調整系統(tǒng)的進程調度機制以提高系統(tǒng)實時性。在數(shù)據(jù)流向的各部分均進行了實驗測試，驗證了某通道的正弦波的從采集到寫入文件的全過程。
　　最后，在測試現(xiàn)場將本系統(tǒng)與已商業(yè)化的某數(shù)據(jù)采集設備進行了對比測試，結果顯示本系統(tǒng)

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論