基于FPGA的多通道同步數(shù)據(jù)采集與處理系統(tǒng)的實(shí)現(xiàn).pdf

1、在干涉合成孔徑聲納成像系統(tǒng)研究中，聲納信號(hào)采集與處理是該領(lǐng)域的主要研究?jī)?nèi)容。為了獲取干涉合成孔徑聲納圖像，需要對(duì)聲納信號(hào)進(jìn)行較精確地同步采集和實(shí)時(shí)處理，因而給干涉合成孔徑聲納成像系統(tǒng)的研究提出了新的問(wèn)題。為了解決出現(xiàn)的問(wèn)題，研究人員開(kāi)展了大量的研究，取得了一些成效。但是，聲納成像系統(tǒng)信號(hào)采集密度較大，信號(hào)采集的同步性、系統(tǒng)體積、功耗等都有較嚴(yán)格的要求。針對(duì)這些要求，本論文根據(jù)可編程邏輯陣列（FPGA）集成度高、速度快、設(shè)計(jì)靈活等特點(diǎn)，以

2、FPGA為核心進(jìn)行成像信號(hào)采集與處理系統(tǒng)的設(shè)計(jì)，并對(duì)關(guān)鍵問(wèn)題展開(kāi)了研究，其主要研究?jī)?nèi)容包括以下幾個(gè)方面:1）根據(jù)干涉合成孔徑聲納成像系統(tǒng)的任務(wù)和要求，給出了信號(hào)采集與處理子系統(tǒng)的總體設(shè)計(jì)方案。該系統(tǒng)以FPGA為核心，以片上系統(tǒng)設(shè)計(jì)為基礎(chǔ)，將NIOS軟核處理器，以及系統(tǒng)所要求的數(shù)模轉(zhuǎn)換器（ADC）的控制器、數(shù)據(jù)緩沖器、數(shù)據(jù)傳輸控制器等主要功能模塊集成在FPGA 上，結(jié)合現(xiàn)有的外圍器件和模塊等，構(gòu)建了數(shù)據(jù)采集與處理系統(tǒng)。由于該系統(tǒng)利用了超大

3、規(guī)模的FPGA，使系統(tǒng)的集成度較高，減小了系統(tǒng)地體積，降低了系統(tǒng)的功耗。2）為了保證聲納信號(hào)采集的同步性，設(shè)計(jì)了數(shù)據(jù)采集同步控制的驅(qū)動(dòng)模塊。為了完備的保留多通道聲納信號(hào)的相位信息和幅度信息，提出了一種聯(lián)合控制、同步驅(qū)動(dòng)的策略對(duì)多通道采集進(jìn)行管理，給出了FPGA 平臺(tái)上軟IP核的設(shè)計(jì)方案。仿真試驗(yàn)結(jié)果表明該IP核實(shí)現(xiàn)同步的精度高，且其移植方便。3）給出了基于分布式算法的數(shù)字有限脈沖響應(yīng)（FIR）濾波器的實(shí)現(xiàn)方法。該方法將數(shù)字濾波器中固定系