基于FPGA的實(shí)時數(shù)據(jù)采集與處理系統(tǒng).pdf

1、該論文是針對科研課題“浮游植物粒徑分布于濃度測量系統(tǒng)”的數(shù)據(jù)采集與實(shí)時處理部分,設(shè)計(jì)了基于FPGA技術(shù)的實(shí)時數(shù)據(jù)采集與處理系統(tǒng)實(shí)現(xiàn)方案,實(shí)現(xiàn)項(xiàng)目中熒光信號脈沖寬度的測量和多普勒信號頻譜的提取,通常的數(shù)據(jù)處理系統(tǒng)以DSP作為處理芯片,該系統(tǒng)采用了FPGA作為核心芯片,利用內(nèi)部數(shù)據(jù)處理功能模塊對經(jīng)過AD轉(zhuǎn)換后的信號分別進(jìn)行處理,并把處理后的信息傳輸?shù)絇CI總線上,從而對信息進(jìn)行數(shù)據(jù)分析。
　　 該論文主要闡述了基于FPGA的實(shí)時數(shù)據(jù)

2、采集與處理系統(tǒng)的設(shè)計(jì)方案以及對各相關(guān)FPGA設(shè)計(jì)模塊進(jìn)行了仿真驗(yàn)證,設(shè)計(jì)方案主要涉及到AD、FPGA、FPGA配置芯片、配置方式和PCI接口方案的選取,利用FPGA的開發(fā)工具ISE設(shè)計(jì)出不同的功能模塊,并對各個功能模塊經(jīng)過綜合驗(yàn)證,對綜合后的結(jié)果通過Modelsim或者上SE自帶的工具進(jìn)行了仿真驗(yàn)證。
　　 該設(shè)計(jì)系統(tǒng)采用了Xilinx公司Spartan 3E系列中XC3S1200E的FPGA作為核心芯片,該款的FPGA有著比較

3、豐富的存儲單元。利用開發(fā)工具ISE依據(jù)設(shè)計(jì)要求搭建出FIFO、單口RAM存儲模塊、FFT運(yùn)算模塊和時鐘控制DCM模塊,并對上述的模塊進(jìn)行設(shè)置,根據(jù)系統(tǒng)結(jié)構(gòu)的框架將不同的模塊進(jìn)行有序搭建起來;采用Verilog HDL硬件描述語言編制產(chǎn)生模數(shù)轉(zhuǎn)換器(A/D)控制邏輯及其它控制功能模塊,有序的把各個模塊連接起來。通過搭建FFT和求模運(yùn)算模塊來完成常見的高級語言所能夠?qū)崿F(xiàn)的傅里葉變換,熒光脈沖寬度的計(jì)算也通過Verilog HDL硬件描述語言

4、來實(shí)現(xiàn)。PCI接口方案利用了Lattice公司提供的33MHz Target PCI core,上述模塊運(yùn)算后的結(jié)果通過PCI core模塊傳輸?shù)絇CI總線上。
　　 通過加載輸入由ISE開發(fā)軟件所自備的仿真信號發(fā)生器產(chǎn)生正弦輸入信號作為輸入,利用ISE和Modelsim自帶的仿真工具分析了FFT處理輸出的數(shù)據(jù)結(jié)果及輸出時序狀況,通過仿真結(jié)果分析出有用的信號,驗(yàn)證了該設(shè)計(jì)方案的正確性,可以通過該方案實(shí)現(xiàn)熒光信號脈沖寬度的測量和多