低噪聲、低失真、高帶寬差分ADC驅(qū)動(dòng)器設(shè)計(jì).pdf

1、隨著模數(shù)轉(zhuǎn)換器(ADC)的發(fā)展，數(shù)據(jù)轉(zhuǎn)換接口的設(shè)計(jì)越來(lái)越復(fù)雜。影響接口設(shè)計(jì)的主要因素包括:ADC速度和精度的不斷提高、電壓和功耗的進(jìn)一步降低、開(kāi)關(guān)電容輸入結(jié)構(gòu)、單電源工作、差分工作以及采用CMOS工藝等。這些因素將導(dǎo)致信號(hào)擺幅的減小，從而對(duì)接口電路的噪聲性能和線性度提出了更高的要求。此外，ADC驅(qū)動(dòng)器還廣泛應(yīng)用于當(dāng)今的高性能無(wú)線接收系統(tǒng)中。
　　 本文首先對(duì)數(shù)據(jù)轉(zhuǎn)換器的接口電路進(jìn)行了介紹和分析，其次給出了本次設(shè)計(jì)采用的BiCMO

2、S工藝，并對(duì)BiCMOS電路的設(shè)計(jì)進(jìn)行了探討，然后給出了基于全差分運(yùn)算放大器的ADC驅(qū)動(dòng)器設(shè)計(jì)基礎(chǔ)，從系統(tǒng)級(jí)和芯片級(jí)對(duì)ADC驅(qū)動(dòng)器進(jìn)行了詳細(xì)的分析，接下來(lái)對(duì)本文設(shè)計(jì)的ADC驅(qū)動(dòng)器進(jìn)行了模塊化的分析和設(shè)計(jì)，最后給出了版圖設(shè)計(jì)和后仿結(jié)果。本次設(shè)計(jì)使用的是JAZZ0.18μmBiCMOS工藝。仿真結(jié)果表明:芯片無(wú)條件穩(wěn)定地工作于3V電壓下，電流為47mA;3dB帶寬為5.93GHz，0.1dB差帶寬1.33GHz，0.5dB偏差帶寬2.04G

3、Hz;在3dB增益壓縮的情況下輸出差分?jǐn)[幅為4.7V，在87.5Ω負(fù)載電阻下差分?jǐn)[率為5028V/μs;滿功率帶寬為340.7MHz，1％的建立時(shí)間為2ns;在70MHz時(shí)的IMD3為-93dBc，HD2為-108dBc，噪聲系數(shù)為5.5dB，等效輸入噪聲電壓為0.85nV/(√)Hz。由仿真結(jié)果可以估計(jì)得到，該ADC驅(qū)動(dòng)器可以驅(qū)動(dòng)200MHz以下的10位ADC，65MHz以下的12位ADC，30MHz以下的14位ADC，26MHz以下

4、的16位ADC，在50MHz的信號(hào)帶寬下大約可以驅(qū)動(dòng)2V滿量程的12位ADC。具體的驅(qū)動(dòng)能力要隨信號(hào)的帶寬以及選擇ADC的滿量程和精度有關(guān)。
　　 文次設(shè)計(jì)的設(shè)計(jì)難點(diǎn)在于基于運(yùn)算放大器結(jié)構(gòu)的ADC驅(qū)動(dòng)器需要在高帶寬、高線性度、低噪聲、低失調(diào)之間權(quán)衡。此外，驅(qū)動(dòng)器需要足夠高的擺率以達(dá)到建立時(shí)間的要求。整個(gè)放大器采用帶米勒補(bǔ)償?shù)膬杉?jí)放大器結(jié)構(gòu)，第一級(jí)采用簡(jiǎn)單的差分放大器以實(shí)現(xiàn)低失調(diào)和足夠的增益來(lái)抑制第二級(jí)的失調(diào)和噪聲，第二級(jí)采用了高