自適應(yīng)基帶數(shù)字預(yù)失真算法研究及FPGA實(shí)現(xiàn).pdf

1、全球移動通信用戶數(shù)量的迅猛增長，使得有限的射頻頻段變得越來越擁擠。為了提高現(xiàn)有頻譜資源利用率，非恒包絡(luò)調(diào)制方式和寬帶傳輸技術(shù)得到廣泛應(yīng)用。然而，這些技術(shù)都會刺激功率放大器固有的非線性和記憶效應(yīng)，導(dǎo)致系統(tǒng)產(chǎn)生帶內(nèi)失真和帶外頻譜擴(kuò)展。因此，必須采用線性化技術(shù)提高功率放大器的線性度。相比于其他線性化技術(shù)，自適應(yīng)基帶數(shù)字預(yù)失真技術(shù)以其自適應(yīng)性強(qiáng)、處理帶寬寬、穩(wěn)定性高、線性化性能好等優(yōu)勢，成為了國內(nèi)外的研究熱點(diǎn)。
　　本文圍繞自適應(yīng)基帶數(shù)字

2、預(yù)失真系統(tǒng)，從提高可實(shí)現(xiàn)性和降低系統(tǒng)成本的角度出發(fā)，深入研究了數(shù)字預(yù)失真器模型的參數(shù)自適應(yīng)辨識算法及其在FPGA中的實(shí)現(xiàn)方法，主要創(chuàng)新點(diǎn)包括：
　　1、針對傳統(tǒng)RLS算法復(fù)雜度高、難以在FPGA中實(shí)現(xiàn)的問題，在系統(tǒng)中引入并行RLS算法，能夠有效降低算法運(yùn)算量，并方便采用多核處理器并行實(shí)現(xiàn)，同時具有與傳統(tǒng)RLS算法相近的辨識性能，可以精確估計(jì)數(shù)字預(yù)失真器模型參數(shù)。
　　2、針對傳統(tǒng)的FPGA+DSP實(shí)現(xiàn)系統(tǒng)成本高、復(fù)雜度高的問

3、題，在FPGA嵌入式內(nèi)核Nios II中采用雙CPU設(shè)計(jì)方法，成功實(shí)現(xiàn)了雙核并行RLS算法，有效降低了系統(tǒng)的成本和復(fù)雜度。
　　3、推導(dǎo)并論證了三支路并行實(shí)值LMS算法，該算法采用三條全并行的實(shí)值支路實(shí)現(xiàn)傳統(tǒng)復(fù)LMS算法，可以有效降低約25％的算法運(yùn)算量，減少串行操作，同時具有與傳統(tǒng)復(fù)LMS算法相近的辨識性能，能有效估計(jì)數(shù)字預(yù)失真器模型參數(shù)。
　　4、采用分布式算法在FPGA中實(shí)現(xiàn)了三支路并行實(shí)值LMS算法，該方法不需要消耗