基于UART的電能芯片在線調(diào)試設計.pdf

1、嵌入式系統(tǒng)開發(fā)過程中，調(diào)試是一個不可或缺的環(huán)節(jié)，通過調(diào)試可以準確定位錯誤的所在?，F(xiàn)階段，處理器芯片會在芯片研制時增加一個單獨的用于調(diào)試的模塊，即Debug模塊，本文針對的就是中國科學院研制的一款基于8051的單片機電能芯片，設計要求在不改變內(nèi)核，不增加單獨的調(diào)試指令，不給硬件帶來大的開銷的前提下設計一個具有設置斷點、修改斷點、查看存儲器和寄存器、單步調(diào)試等功能的Debug模塊。
　　本文從調(diào)試設計的要求出發(fā)，設計了一套調(diào)試方案，方

2、案的調(diào)試思想是利用設置斷點，通過斷點匹配引發(fā)Debug中斷，使得程序進入調(diào)試狀態(tài)，然后通過UART口，由上位機調(diào)試界面輸入調(diào)試指令，目標機在接收到調(diào)試指令，通過固化在ROM中的中斷服務程序解析后，根據(jù)調(diào)試指令輸出相應的調(diào)試信息，如存儲器的值、寄存器的值等。其中單步調(diào)試設計巧妙，主要是利用了電能芯片在響應中斷時執(zhí)行完當前指令的特點設計的。整個方案包括兩個部分，一個是硬件部分，另一個是軟件部分。硬件部分包括斷點匹配單元、調(diào)試寄存器、調(diào)試指令

3、。斷點匹配單元實際上是一個Debug中斷觸發(fā)源，利用設置的端點值與當前的PC值比較，如若相等，則斷點匹配成功，從而引發(fā)Debug中斷，使程序進入調(diào)試狀態(tài)。調(diào)試寄存器包括16個斷點寄存器、1個Debug控制寄存器、2個起始地址寄存器和2個結(jié)束地址寄存器。文中根據(jù)不同的存儲器，設計了4種類型的調(diào)試指令，分別是寄存器調(diào)試指令、指令空間調(diào)試指令、數(shù)據(jù)空間調(diào)試指令和外部數(shù)據(jù)空間調(diào)試指令，調(diào)試指令均是每8位為一段，為了設計的平衡性，不管訪問何種類型