多芯片多輸入電源配送網(wǎng)絡(luò)建模分析及去耦設(shè)計(jì).pdf

1、隨著晶體管特征尺寸進(jìn)入亞微米/納米級(jí)別，高速系統(tǒng)芯片集成度不斷提高，信號(hào)轉(zhuǎn)換速率日益加快，導(dǎo)致電源噪聲越發(fā)嚴(yán)重，從而對(duì)印制電路板上電源配送網(wǎng)絡(luò)(PowerDelivery Network，PDN)的去耦設(shè)計(jì)提出更嚴(yán)格的要求。
　　現(xiàn)階段比較成熟的PDN去耦分析大都是針對(duì)單芯片單輸入網(wǎng)絡(luò)進(jìn)行，采用集總建?；蚪品植际浇５姆椒▽?duì)互連網(wǎng)絡(luò)的電氣特性進(jìn)行描述，如傳輸線梯形網(wǎng)絡(luò)法，諧振腔法，有限元法，時(shí)域有限差分法等。由于它們都是基于各級(jí)

2、互連的拓?fù)浣Y(jié)構(gòu)或者電源地平面特性進(jìn)行建模，無法準(zhǔn)確捕捉高頻截止頻率范圍內(nèi)PDN電源端口的相互影響和電流分布的兩種特性，也就無法對(duì)多芯片多輸入PDN的去耦設(shè)計(jì)給出直觀的指導(dǎo)意見。
　　課題簡(jiǎn)要介紹了已有的平面建模理論，分析了其使用過程的限制，進(jìn)而從集總優(yōu)化建模、分布式建模兩個(gè)角度提出了針對(duì)多芯片多輸入PDN的阻抗分析及去耦方法。為衡量芯片端口間電氣特性相互疊加的影響，將所有負(fù)載芯片統(tǒng)一分析，看作一個(gè)N端口網(wǎng)絡(luò)，理論推導(dǎo)出回路阻抗增加

3、的原理，區(qū)別于傳統(tǒng)PDN設(shè)計(jì)過程中的自阻抗，引入多輸入阻抗的概念，用以準(zhǔn)確描述集總優(yōu)化建模、分布式建模兩種建模過程中電流疊加和分布特性的影響。SIWAVE、ADS聯(lián)合仿真驗(yàn)證了模型的正確性。在公式計(jì)算或矢量擬合多輸入阻抗的基礎(chǔ)上，課題結(jié)合最大違背點(diǎn)去耦選電容算法，最終提出了多芯片多輸入PDN整板去耦方案。實(shí)驗(yàn)例證表明，給出的去耦方案能有效地將所有芯片的多輸入阻抗降低到目標(biāo)阻抗之下，滿足系統(tǒng)5％噪聲容限范圍要求。方案將復(fù)雜PCB的設(shè)計(jì)流程