基于VC-1視頻標(biāo)準(zhǔn)的離散余弦變換實(shí)現(xiàn)及驗(yàn)證.pdf

1、移動(dòng)通信和互聯(lián)網(wǎng)成為當(dāng)今世界發(fā)展最快,前景最誘人的業(yè)務(wù)。它們的增長(zhǎng)速度都是任何預(yù)測(cè)家未曾預(yù)料到的。在移動(dòng)互聯(lián)網(wǎng)中有海量視頻需要處理、存儲(chǔ)。因此作為移動(dòng)互聯(lián)網(wǎng)的終端例如手機(jī)對(duì)視頻處理的能力要求越來越高。作為微軟的高清視頻標(biāo)準(zhǔn)的VC-1整合了MPEG及H.264的優(yōu)點(diǎn),對(duì)視頻有很杰出的效能表現(xiàn)。
　　論文以基于VC-1的整數(shù)DCT(離散余弦變換)變換IP軟核設(shè)計(jì)為目標(biāo),主要進(jìn)行了兩方面的工作:一方面是整數(shù)DCT變換的算法分析與IP軟核

2、設(shè)計(jì);另一方面是對(duì)整數(shù)DCT變換IP軟核進(jìn)行FPGA驗(yàn)證。重點(diǎn)研究了8×8和4×4的整數(shù)DCT變換矩陣的結(jié)構(gòu)和特點(diǎn),然后推廣到8×4和4×8的DCT變換,將矩陣變換中的乘法運(yùn)算轉(zhuǎn)換為運(yùn)算單元可復(fù)用的加法運(yùn)算和算術(shù)位移運(yùn)算。在此基礎(chǔ)上,分析了基于行列分離方案實(shí)現(xiàn)2-維整數(shù)DCT變換的硬件結(jié)構(gòu)。
　　本文使用Verilog HDL編寫了基于VC-1的整數(shù)DCT的RTL級(jí)代碼,并用Cadence的NC-Verilog進(jìn)行功能仿真,仿真結(jié)