基于FPGA和DDS多路信號(hào)源的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、電子測(cè)量技術(shù)領(lǐng)域內(nèi)，幾乎所有的電參量測(cè)試都需要信號(hào)源作為激勵(lì)。根據(jù)遙測(cè)采編器的通道特性，測(cè)試要求圍繞其靜態(tài)及動(dòng)態(tài)特性開展。而高精度及穩(wěn)定度的直流信號(hào)可以用作測(cè)試設(shè)備的靜態(tài)特性，邊沿時(shí)間小的矩形波信號(hào)可以用作測(cè)試設(shè)備的動(dòng)態(tài)特性。因此，本文設(shè)計(jì)了一種基于 FPGA和DDS的多路信號(hào)源為遙測(cè)采編器通道特性的測(cè)試提供激勵(lì)。
　　該信號(hào)源可并行輸出32路信號(hào)，且輸出信號(hào)的類型、頻率、幅值都可通過上位機(jī)軟件界面進(jìn)行靈活調(diào)節(jié)。其中信號(hào)波形類型有

2、正弦波、鋸齒波、三角波、矩形波和直流量5種類型可供選擇。根據(jù)測(cè)試要求，提出了信號(hào)源的技術(shù)指標(biāo)為：交流量輸出頻率為1Hz~1KHz范圍內(nèi)可調(diào)；輸出幅值為0V~+5V可調(diào)；矩形波邊沿時(shí)間<1μs。直流量輸出幅值為-1V~+7V，輸出信號(hào)的精度為0.1％。為實(shí)現(xiàn)上述性能需求，提出了一種結(jié)合DDS原理和高速可編程邏輯器件FPGA的優(yōu)勢(shì)與一體的多路信號(hào)源實(shí)現(xiàn)方法，充分的發(fā)揮了DDS技術(shù)頻率轉(zhuǎn)換快、頻率精度高和FPGA邏輯資源豐富、速度快等特點(diǎn)。在

3、FPGA內(nèi)實(shí)現(xiàn)了：DDS的資源優(yōu)化；利用時(shí)序的多線程設(shè)計(jì)了ROM共享訪問方式；創(chuàng)新了一種幅值可調(diào)的方法，即利用FPGA內(nèi)部程序設(shè)計(jì)對(duì)歸一化的波形抽樣數(shù)字量進(jìn)行調(diào)制。本文中對(duì)實(shí)現(xiàn)信號(hào)源的關(guān)鍵技術(shù)及各個(gè)功能模塊的硬件設(shè)計(jì)、邏輯設(shè)計(jì)進(jìn)行了詳細(xì)的理論分析，硬件電路調(diào)試完成之后，進(jìn)行了信號(hào)源的性能測(cè)試及標(biāo)定。
　　經(jīng)實(shí)驗(yàn)證明，信號(hào)源達(dá)到了設(shè)計(jì)任務(wù)要求的功能及指標(biāo)，且具有輸出穩(wěn)定、頻率精度高、頻率范圍寬、成本低、設(shè)計(jì)靈活、集成度高、可擴(kuò)展性強(qiáng)