基于fpga的dds數(shù)字信號源的設計開題報告

1、<p><b>　　畢業(yè)設計開題報告</b></p><p>　姓名學號專業(yè)</p><p>　題目基于FPGA的DDS數(shù)字信號源設計</p><p>　1、選題背景（含國內外相關研究綜述及評價）與意義。(1)背景：直接數(shù)字頻率合成（Direct Digital Synthesizer，簡稱：DDS）技術是一種新的全數(shù)字的頻率合成原理

2、，它從相位的角度出發(fā)直接合成所需波形。這種技術由美國學者J.Tiercy,M.Rader和B.Gold于1971年首次提出，但限于當時的技術和工藝水平，DDS技術僅僅在理論上進行了一些探討，而沒有應用到實際中去。近30年來，隨著超大規(guī)模集成（Very Large Scale Integration,簡稱：VLSI）、復雜可編程邏輯器件（Complex Programmable Logic Device,簡稱：CPLD）、現(xiàn)場可編程門陣列

3、（Field Programmable Gate Array，簡稱：FPGA）等技術的出現(xiàn)以及對DDS理論的進一步探討，使得DDS得到了飛速的發(fā)展。由于其具有頻率轉換快、分辨率高、頻率合成范圍寬、相位噪聲低且相位可控制的優(yōu)點，因此，DDS技術常用于產生頻率快、轉換速度快、分辨率高、相位可控的信號，廣泛應用于電子測量、調頻通信、電子對抗等領域。近年來，已有DDS技術的波形發(fā)生器</p><p>　2、選題研究的方法

4、與主要內容。研究方法：直接數(shù)字式頻率合成（DDS）技術是近年來隨著數(shù)字集成電路和微電子技術的發(fā)展而迅速發(fā)展起來的一種新的頻率合成技術。其基本原理就是將波形數(shù)據(jù)先存儲起來，然后在頻率控制字的作用下，通過相位累加器從存儲器中讀出波形數(shù)據(jù)，最后經過數(shù)/模轉換和低通濾波后輸出頻率合成。這種頻率合成方法可以獲得高精度頻率和相位分辨率、快速頻率轉換時間和低相位噪聲的頻率信號，而且結構簡單集成度高。下圖1為利用FPGA設計DDS信號發(fā)生器的結構框圖。

5、該系統(tǒng)可實現(xiàn)標準的方波、三角波和正弦波輸出。其中相位累加器是一個帶有累加功能的加法器，它以設定的頻率控制字作為步長來進行加法運算，當其和滿時清零，并進行重新運算，相位寄存器它主要作用是接受發(fā)送來的相位控制字數(shù)據(jù)并進行寄存，當下一個時鐘到來時，輸入寄存的數(shù)據(jù)，對輸出信號的頻率和相位進行控制。波形存儲器是DDS的關鍵部分，設計時首先需要對時域信號進行采樣，將采樣的信號數(shù)據(jù)儲存到波形存儲器ROM中，每一個地址對應一個波形點的數(shù)值。整個系統(tǒng)各模

6、塊實在基準時鐘信號CLK的控制下協(xié)調工作的。主要內容： FPGA是一類高集成度的可編程邏輯器件，起源于</p><p>　3、研究條件和可能存在的問題。研究條件：本次設計要求利用FPGA設計DDS信號發(fā)生器，利用Quartus II軟件對信號發(fā)生器進行電路設計功能仿真，并對仿真結果進行分析?？赡艽嬖趩栴}：1、基于FPGA的DDS信號器的實現(xiàn)方法有多種，在選擇比較合適的方案時，會遇到困難。解決方法是對各種實現(xiàn)方法的

7、原理進行深入研究，對比選擇較好的實現(xiàn)方式。2、使用Quartus II軟件編譯程序的時候肯定會出現(xiàn)這樣或那樣的錯誤，解決方法是通過查找相關書籍或請教老師查找程序中的語法錯誤并改正錯誤。3、在使用Quartus II軟件仿真的過程中，對某些操作可能不太熟悉，解決方法是查找相關資料，學習軟件的使用方法。4、在硬件調試過程中可能不能完全達到技術指標，解決方法是更換些許元器件，需要反復調試。</p><p>　4、擬解決