基于AMBA總線的SoC架構(gòu)優(yōu)化研究與設(shè)計.pdf

1、隨著大規(guī)模集成電路的迅速發(fā)展，系統(tǒng)芯片的架構(gòu)越發(fā)復(fù)雜。在相同的資源情況下，系統(tǒng)性能和系統(tǒng)架構(gòu)息息相關(guān)。優(yōu)秀的系統(tǒng)架構(gòu)設(shè)計方案對于提高系統(tǒng)性能可以起到事半功倍的效果。因此本課題以主流系統(tǒng)架構(gòu)——基于AMBA(Advanced Microcontroller Bus Architecture)的系統(tǒng)架構(gòu)為研究目標(biāo)，力圖通過優(yōu)化共享AMBA總線的資源配置，從而優(yōu)化系統(tǒng)芯片性能。
　　本課題研究了目前多核處理器的主流系統(tǒng)架構(gòu)，對AMBA的

2、總線結(jié)構(gòu)進(jìn)行詳細(xì)的分析和總結(jié)。在此研究基礎(chǔ)上，本課題建立了一套完整的系統(tǒng)架構(gòu)優(yōu)化方案，采用仿真模型與分析模型相結(jié)合，以降低系統(tǒng)通信延遲為提升系統(tǒng)性能的突破口。具體辦法主要是通過合理配置各個設(shè)備對總線資源的占用以提高總線的并行工作效率，從而降低事件傳輸?shù)难舆t周期，進(jìn)而達(dá)到提高系統(tǒng)性能的目的。具體工作內(nèi)容包括：(1)對系統(tǒng)架構(gòu)建立普適的仿真系統(tǒng)模型，其目的是可以快速地得到不同激勵情況下系統(tǒng)的通信狀況，以此便可以驗證優(yōu)化算法的實際效果。(2)

3、設(shè)計了延遲監(jiān)測IP(Intellectual Property)核，用來監(jiān)測系統(tǒng)架構(gòu)中各個主設(shè)備與從設(shè)備之間的通信狀況，包括系統(tǒng)運行中各個主設(shè)備通信量的大小，以及各個主設(shè)備占用總線的周期數(shù)與申請總線仲裁的等待時間。(3)建立對應(yīng)的系統(tǒng)分析模型，通過系統(tǒng)分析模型的分析建立優(yōu)化系統(tǒng)架構(gòu)的相應(yīng)準(zhǔn)則。(4)通過分析模型提取通信數(shù)據(jù)圖與通信矩陣作為優(yōu)化算法的初始值。進(jìn)而通過子集最優(yōu)分配算法對系統(tǒng)進(jìn)行優(yōu)化，該算法主要通過優(yōu)化不同總線之間的轉(zhuǎn)接橋的通