安全計算機FTSM單元基于模型的設(shè)計與實現(xiàn).pdf

1、安全計算機平臺作為安全苛求系統(tǒng)中保證系統(tǒng)安全的重要設(shè)備，它的發(fā)展受到越來越多的重視。過去的安全計算機多為針對具體應(yīng)用開發(fā)的專業(yè)計算機，其開發(fā)周期長、研發(fā)與維護成本高、可移植性差，與如今的開發(fā)理念相悖。隨著計算機技術(shù)與電子技術(shù)的發(fā)展，現(xiàn)貨供應(yīng)商品（Commercial Off-The-Shelf, COTS）計算機的可靠性與安全性有了實質(zhì)性的進步，為了解決上述問題，安全計算機平臺的開發(fā)正朝著通用化、可擴展、易升級等方向發(fā)展。
　　本

2、文解決的即是基于COTS計算機的安全計算機平臺中容錯安全管理單元(Fault Tolerant and Safety Management，F(xiàn)TSM)的設(shè)計問題。論文以列車控制系統(tǒng)對于安全計算機平臺安全方面的需求為應(yīng)用背景，通過IEC61508安全標準分析了安全計算機平臺的安全完整性，得到了FTSM需要滿足的相關(guān)指標限制，并進而得到FTSM對冗余結(jié)構(gòu)的需求。通過進一步計算并結(jié)合經(jīng)濟性和易實現(xiàn)性方面的考慮，論文選擇二取二結(jié)構(gòu)(1-out-

3、of-2，1oo2)作為FTSM單元的冗余結(jié)構(gòu)，該結(jié)構(gòu)的FTSM是保證安全計算機平臺達到列車控制系統(tǒng)所要求的SIL4級安全完整性的最簡結(jié)構(gòu)。
　　論文引入了基于模型的設(shè)計方法與設(shè)計理念，詳細介紹了基于模型的FPGA開發(fā)流程，并使用工具軟件完成了整個開發(fā)。論文使用Simulink和Stateflow對FTSM建模，利用HDL Verifier對模型進行聯(lián)合仿真，最后通過HDL Coder將模型轉(zhuǎn)換為QUARTUSⅡ開發(fā)工具可直接使用

4、的工程文件。
　　論文在ALTERA公司CYCLONE EP1C12Q240C8的FPGA上實現(xiàn)了二取二結(jié)構(gòu)FTSM的基于模型的設(shè)計。經(jīng)過仿真與平臺實驗后可知，F(xiàn)TSM單元實現(xiàn)了全部的設(shè)計功能，證明了基于模型的設(shè)計方法可以很好的應(yīng)用于FPGA的開發(fā)和安全計算機平臺的設(shè)計，解決了將基于模型的思想應(yīng)用于實際工程的問題。
　　通過論文的分析可知，依據(jù)安全標準設(shè)計系統(tǒng)結(jié)構(gòu)可以使系統(tǒng)在安全性方面更加可信，并可以在保證安全的基礎(chǔ)上使整個