基于FPGA和DSP的科氏流量計(jì)變送器設(shè)計(jì).pdf

1、科氏流量計(jì)由于其能夠直接測(cè)量流體的質(zhì)量流量、精度高、穩(wěn)定性強(qiáng)、同時(shí)可以測(cè)量流體的密度和體積流量等眾多優(yōu)點(diǎn)而廣泛的應(yīng)用于流量測(cè)量領(lǐng)域。本文針對(duì)科氏流量計(jì)對(duì)精度和穩(wěn)定性的要求，設(shè)計(jì)了一種基于FPGA和DSP的科氏流量計(jì)變送器。
　　 針對(duì)科氏流量計(jì)信號(hào)的特點(diǎn)，本文的信號(hào)處理采用數(shù)字橢圓濾波器進(jìn)行濾波處理，將信號(hào)中的高次諧波和噪聲濾除，再通過(guò)STFT和Goertzel算法分別求出信號(hào)的頻率和相位，以便得出最終的質(zhì)量流量結(jié)果。驅(qū)動(dòng)系統(tǒng)采

2、用正負(fù)階躍和自激振蕩相結(jié)合的方式，既能能夠保證科氏流量計(jì)傳感器快速起振，又能保證其以自身固有頻率穩(wěn)幅振蕩。
　　 本文根據(jù)變送器數(shù)字信號(hào)處理和驅(qū)動(dòng)算法的需要，設(shè)計(jì)了變送器的硬件。硬件采用FPGA(EP3C40Q240C8N)和DSP(TMS320F28335)雙處理器架構(gòu)。FPGA用作數(shù)字信號(hào)處理和接口邏輯，其并行執(zhí)行和內(nèi)部可編程的特點(diǎn)可以滿(mǎn)足算法高精度和實(shí)時(shí)性的要求。DSP用作處理變送器的人機(jī)界面，以及計(jì)算結(jié)果輸出，包括4～2

3、0mA電流輸出、脈沖輸出和RS-485總線輸出三種方式。人機(jī)界面在一塊128(×)64的點(diǎn)陣液晶上實(shí)現(xiàn)，菜單的操作和參數(shù)的設(shè)定是通過(guò)4個(gè)按鍵來(lái)完成的。
　　 在硬件設(shè)計(jì)完成后，分別對(duì)FPGA和DSP的程序進(jìn)行編寫(xiě)。FPGA的程序采用Verilog語(yǔ)言編寫(xiě)，對(duì)于重要的算法單元，使用ModelSim軟件仿真，保證代碼時(shí)序嚴(yán)格，運(yùn)行穩(wěn)定。DSP的程序在CCS3.3集成開(kāi)發(fā)環(huán)境中編寫(xiě)。該軟件可以對(duì)DSP程序在線仿真，加快了開(kāi)發(fā)的進(jìn)度。<