基于FPGA的科氏質(zhì)量流量計相位差算法研究與實現(xiàn).pdf

1、伴隨現(xiàn)代工業(yè)高速發(fā)展，可靠高效的精密質(zhì)量流量計量儀器存在大量需求?；诳剖狭π?yīng)的科里奧利質(zhì)量流量計能夠以直接方式測量質(zhì)量流量，引起廣泛關(guān)注并成為研究熱點。其中相位差是反映該類型質(zhì)量流量測量結(jié)果的關(guān)鍵參數(shù)。使用傳統(tǒng)的比較器模擬電路處理方式，無法實現(xiàn)高精度的過零點檢測。利用數(shù)字信號處理方式為提高相位檢測精度提供了可能性，但理論上算法往往過于復(fù)雜，需要過多的乘法器，對處理器要求較高。本文研究在FPGA（Field Programmable

2、Gate Array，現(xiàn)場可編程門陣列）基礎(chǔ)上設(shè)計使用較少乘法器的算法實現(xiàn)相位差的高精度測量。
　　首先，文章以按基抽取法分析離散傅里葉變換，考察在不同基數(shù)下其運(yùn)算量和所使用乘法器的數(shù)量，綜合運(yùn)算量和乘法器使用量得出合適的基數(shù)。以該基數(shù)進(jìn)行Matlab編程仿真，完成地址變換和蝶形處理單元，輸入不同點數(shù)的帶白噪聲采樣信號，分析點數(shù)對相位精度的影響。研究結(jié)果表明基數(shù)提高時乘法器的使用量也增多，但運(yùn)算量的減少量不是很大，其中以基數(shù)2所使

3、用的乘法器最少，綜合得到2為合適的基數(shù)。通過不同點數(shù)的采樣數(shù)據(jù)處理得到的相位結(jié)果表明，點數(shù)的增加對精度的提高具有正向影響，取1024點時能夠?qū)⑾鄬φ`差降到兩位小數(shù)以下。
　　然后，文章確定算法后以FPGA為基礎(chǔ)進(jìn)行了系統(tǒng)的硬件和軟件設(shè)計。一是硬件方面，主要是對信號進(jìn)行預(yù)處理濾波、放大和采樣。濾波模塊為有源巴特沃斯低通濾波器，以對應(yīng)的歸一化濾波器模型求出濾波器階數(shù)為4，模塊濾除120Hz以上的阻帶信號且抑制增益達(dá)到-49.6dB;放

4、大模塊實現(xiàn)小信號50倍放大，信號以負(fù)反饋方式放大后轉(zhuǎn)換為差動輸出;模數(shù)轉(zhuǎn)換模塊對ADS1255進(jìn)行完整的外圍電路設(shè)計，對放大模塊輸出的信號實現(xiàn)高精度采樣。二是軟件方面，在FPGA上除了必要的SPI(Serial PeripheralInterface，串行外設(shè)接口)， UART(Universal AsynchronousReceiver/Transmitter，通用異步收發(fā)傳輸器)通信總線外，主要內(nèi)容是對1024點的基2抽取法實現(xiàn)。S